高速缓冲存储器在blackfin处理器中的应用

高速缓冲存储器在blackfin处理器中的应用

ID:16070433

大小:454.93 KB

页数:18页

时间:2018-08-07

高速缓冲存储器在blackfin处理器中的应用_第1页
高速缓冲存储器在blackfin处理器中的应用_第2页
高速缓冲存储器在blackfin处理器中的应用_第3页
高速缓冲存储器在blackfin处理器中的应用_第4页
高速缓冲存储器在blackfin处理器中的应用_第5页
资源描述:

《高速缓冲存储器在blackfin处理器中的应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、Engineer-to-EngineerNoteEE-271更多关于ADI公司的DSP、处理器以及开发工具的技术资料,请访问网站:http://www.analog.com/ee-note和http://www.analog.com/processor如需技术支持,请发邮件至processor.support@analog.com或processor.tools.support@analog.com®高速缓冲存储器在Blackfin处理器中的应用撰稿人KunalSinghRev1–June13,2005任何对存储器的引用都可确定为是对某一特定存引言储器块的引用。图

2、1描述了一个存储器配置,其中本应用笔记讨论Blackfin®处理器中高速缓冲存储外部存储器空间分成24个存储器块,高速缓冲存器的管理,本文首先介绍了受欢迎的高速缓存方储器分为6个块(这是一种通用的存储器配置,存案,然后详细介绍Blackfin的指令高速缓存和高速储器块的数量随Blackfin处理器模型的不同也不数据缓存,并提供ADSP-BF533Blackfin处理器的同)。外部存储器和高速缓冲存储器的块大小相高速缓冲存储器进行管理的程序代码实例。所有同。由于高速缓冲存储器有6个块的大小(在本特Blackfin处理器都具有这些特性,本文假定读者都殊实例中),因此,

3、任何时候在高速缓冲存储器中熟悉高速缓存方面的基本术语。可用的主要存储器最多有6个数据块。块布局高速缓冲存储器的概念当处理器引用已在高速缓存上可用的存储器块时本节讨论通用高速缓冲存储器模型,Blackfin存(在主存储器当中),处理器从高速缓冲存储器访储器的实际模型在下一节讨论。问数据,这就是我们所说的高速缓存命中。存储器配置当处理器引用高速缓存中不可用的存储器块时,需要大量存储器的系统通常采用具有不同级别的就称为高速缓存未命中。高速缓存未命中时,高存储器配置,最高级的存储器(L1存储器)拥有速缓存控制器将要引用的存储器块从低级别存储最好的性能和最高的成本,低级别的

4、存储器需要器移动到高速缓冲存储器中。更多的访问周期,但是成本低廉很多。用户不能直接访问高速缓存,但在高速缓存控制器控制下可用作高级存储器。在低级别存储器中存在较大的指令和数据段时,高速缓存控制器允许频繁使用的程序代码和数据导入到高速缓存(高速缓存控制器控制下),因而可以单周期访问,就像在L1存储器一样。高速缓存的结构是基于处理器存储空间已划分为多个有固定大小的数据块(称为cache-lines)这一事实。数据块可认为是存储器中最小的存储单元,当高速缓冲未命中时可从外部存储器传输到高速缓冲存储器。Copyright2005,AnalogDevices,Inc.All

5、rightsreserved.AnalogDevicesassumesnoresponsibilityforcustomerproductdesignortheuseorapplicationofcustomers’productsorforanyinfringementsofpatentsorrightsofotherswhichmayresultfromAnalogDevicesassistance.Alltrademarksandlogosarepropertyoftheirrespectiveholders.InformationfurnishedbyAn

6、alogDevicesapplicationsanddevelopmenttoolsengineersisbelievedtobeaccurateandreliable,howevernoresponsibilityisassumedbyAnalogDevicesregardingtechnicalaccuracyandtopicalityofthecontentprovidedinAnalogDevicesEngineer-to-EngineerNotes.全关联高速缓冲存储器主存储器中的块可以替换高速缓冲存储器中的任何块,这种映射完全是随机的。组关联高速缓冲存

7、储器高速缓冲存储器排列分为多个组,一组又由多个图1块大小固定的存储器布局块构成。低级别存储器中的任何块在高速缓存中如何确定输入块在高速缓冲存储器的位置,通常都有固定的目标组(可放置在目标组中),进入的有三种方案可用。块可替换该固定组中的任意一个块,若该组中有m个块,则这种高速缓存配置就称为m路组关联。直接映射的高速缓存图2描述了一个双组关联存储器。低级别存储器中的每一个块在高速缓存中只有一个固定的目标块,因此从低级别存储器到高速缓冲存储器是一对一的映射,而这种映射基于低级别存储器中块的地址。图2双集关联高速缓冲存储器配置®高速缓冲存储器在Blackfin处理器中的

8、应用(EE

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。