数字电路相关面试题

《数字电路相关面试题》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、#qgfrjZ.R#MiGuest3 用D触发器实现2倍分频的逻辑电路？EDA中国门户网站ZO,ZXgy0Q0RVerilog描述：'U4pLs_%

2、Guest moduledivide2(clk,clk_o,reset);EDA中国门户网站"T#ty0pbJMA9  input  clk,reset;EDA中国门户网站pqxs"oo[  output clk_o;EDA中国门户网站!Rk&b0FJ}k  wirein;3d;z@S$mp#{G

3、uestregout;EDA中国门户网站Q-~k2X2z?yX  always@(posedgeclkorposedgereset)EDA中国门户网站)M;S]7ge#AI   if(reset)EDA中国门户网站)NUf(B1t3[Jh    out<=0;EDA中国门户网站afqRg     elseEDA中国门户网站+er_QVIe
R      out<=in;EDA中国门户网站RG_y(+]yB7A    assignin=~out;(v1}$B-

4、}/X"~kAIGuest    assignclk_o=out;EDA中国门户网站JH(N/f/S;hm   endmodule+y2v*J)[]Guest 'Z!IcCIC/s^/ZGuest图形描述：EDA中国门户网站wKHgYi1am~0zjJKJT/PGuest*Rm
Cd%K7C
`8u

5、Guest6 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。T*jF
nY5Vx*}+sGuestw

6、GHt6W(nGuest8可编程逻辑器件在现代电子设计中越来越重要，请问：你所知道的可编程逻辑器件有哪些？EDA中国门户网站-z.!^"z!i(j[+{PAL，PLD，CPLD，FPGA。EDA中国门户网站;E~2

7、s?9 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。HPyOv&`2}*]Guestmoduledff8(clk,reset,d,q);EDA中国门户网站@&yj
h
Hkq input    clk;!m6dPwn~W8tGuest 

8、input    reset;EDA中国门户网站a.YZ2iI$Ai input [7:0]d;Hvhyy/R8[G1JGuest output[7:0]q;Z]EZ'cGGuest reg [7:0]q;].}H0pMr$Cr[]Guestalways@(posedgeclkorposedgereset)Vc_:]?~,qRGuest  if(reset)HhJ5u2o0Lr(ysGuest   q<=0;1Sy4qN3YGuest  els

9、eEDA中国门户网站u4aL/b%F:M/[(o   q<=d;U0o3B

10、Pb6CuAoGuestendmoduleEDA中国门户网站&B
q&t@&U9D10 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包8W+H~{2DGuest括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？i;d*N'A
m?6hL-zGuest 电源的稳定上，电容的选取上，以及布局的大小。EDA中国门户网站,tJt!h'X?)k

11、j11用逻辑门和cmos电路实现ab+cd12用一个二选一mux和一个inv实现异或EDA中国门户网站_O#E4Hc#v13给了reg的setup,hold时间，求中间组合逻辑的delay范围。EDA中国门户网站+O)POG5?

12、/J8DlDelay

13、6用verilog/vddl检测stream中的特定字符串EDA中国门户网站d4Ul~rpn%V分状态用状态机写。{V@nV-N7H#_Guest17用mos管搭出一个二输入与非门。V
~E.@y;G$[LGuest18集成电路前段设计流程，写出相关的工具。EDA中国门户网站$d:R!c5tC1T#e19名词IRQ,BIOS,USB,VHDL,SDR'R'Zl7coqGuestIRQ: Interr