基于eda的数字式时钟毕业设计

基于eda的数字式时钟毕业设计

ID:15980630

大小:336.00 KB

页数:55页

时间:2018-08-06

基于eda的数字式时钟毕业设计_第1页
基于eda的数字式时钟毕业设计_第2页
基于eda的数字式时钟毕业设计_第3页
基于eda的数字式时钟毕业设计_第4页
基于eda的数字式时钟毕业设计_第5页
资源描述:

《基于eda的数字式时钟毕业设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、摘要本设计为一个数字时钟万年历,具有年、月、日、时、分、秒计数显示功能,以24小时循环计数,具有校对功能。本设计采用EDA技术,以硬件描述语言VHDL为系统逻辑描述手段设计文件,在QuartusⅡ工具软件环境下,采用自顶向下的设计方法,由各个基本模块共同构建了一个基于FPGA的万年历。EDA是电子设计自动化(ElectronicDesignAutomation)的缩写,EDA技术是现代电子工程领域的一门新技术,它提供了基于计数机和信息技术的电路系统设计方法。随着EDA技术的发展,硬件电子电路的设计几乎全部可以依靠计算机来完

2、成,这样就大大缩短了硬件电子电路设计的周期,从而使制造商可以快速开发出品种多,批量小的产品,以满足市场的众多需求。系统主芯片采用EP2C35F484C8,由时钟模块、控制模块、计时模块、数据译码模块、显示模块组成。经编译和仿真所设计的程序,在可编程逻辑器件上下载验证,本系统能够完成年、月、日和时、分、秒的分别显示,由按键输入进行数字钟的校时、清零、启停功能。关键词数字时钟万年历;VHDL;FPGAIIAbstractThedesignforamulti-functionaldigitalclockcalendar,with

3、ayear,month,day,hours,minutesandsecondscountdisplaytoa24-hourcyclecount;haveprooffunctions.TheuseofEDAdesigntechnology,hardware-descriptionlanguageVHDLdescriptionlogicmeansforthesystemdesigndocuments,inQuartusⅡtoolsenvironment,atop-downdesign,bythevariousmodulesto

4、getherbuildaFPGA-baseddigitalclock.ElectronicdesignautomationEDA(ElectronicDesignAutomation)acronym,EDAtechnologyofmodernelectricalengineeringisafieldofnewtechnology,whichprovidesinformationtechnologybasedoncountingmachineandthecircuitdesign.WiththedevelopmentofED

5、Atechnology,hardwaredesignofelectroniccircuitscanrelyonalmostallcomputerstobecompleted,thusgreatlyreducingthehardwareelectroniccircuitdesigncycle,enablingmanufacturerstoquicklydevelopvarieties,smallbatchofproductstomeetthethemanyneedsofthemarket.Themainsystemchips

6、usedEP2C35F484C8,makeupoftheclockmodule,controlmodule,timemodule,datadecodingmodule,displayandbroadcastmodule.Aftercompilingthedesignandsimulationprocedures,theprogrammablelogicdevicetodownloadverification,thesystemcancompletetheyear,month,dayandthehours,minutesan

7、dsecondsrespectively,usingkeystomodify,cleared,startandstopthedigitalclock.Keywordsdigitalclockcalendar;VHDL;FPGAII目录摘要I1绪论11.1选题背景11.1.1课题相关技术的发展21.1.2课题研究的必要性21.2课题研究的内容32FPGA简介42.1FPGA概述42.2FPGA基本结构42.3FPGA系统设计流程72.4FPGA开发编程原理93数字钟总体设计方案103.1数字钟的构成103.2数字钟的工作原理

8、114单元电路设计134.1分频模块电路设计与实现134.2校时控制模块电路设计与实现144.2.1键盘接口电路原理144.2.2键盘接口的VHDL描述154.3计数模块设计与实现234.3.1秒计数模块234.3.2日计数模块264.3.3月计数和年计数模块294.4动态扫描及显示电路设计与实现304

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。