印制电路板设计原则和抗干扰措施4

印制电路板设计原则和抗干扰措施4

ID:15948157

大小:28.00 KB

页数:5页

时间:2018-08-06

印制电路板设计原则和抗干扰措施4_第1页
印制电路板设计原则和抗干扰措施4_第2页
印制电路板设计原则和抗干扰措施4_第3页
印制电路板设计原则和抗干扰措施4_第4页
印制电路板设计原则和抗干扰措施4_第5页
资源描述:

《印制电路板设计原则和抗干扰措施4》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、印制电路板设计原则和抗干扰措施4印制电路板设计原则和抗干扰措施4.txt24生活如海,宽容作舟,泛舟于海,方知海之宽阔;生活如山,宽容为径,循径登山,方知山之高大;生活如歌,宽容是曲,和曲而歌,方知歌之动听。电子工程师密籍(8):印制电路板设计原则和抗干扰措施4根据我们以往的经验,想就以下几方面谈谈自己的看法:一:要明确设计目标接受到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板,如果是普通的PCB板,只要做到布局布线合理整齐,机械尺寸准确无误即可,如有中负载线和长线,

2、就要采用一定的手段进行处理,减轻负载,长线要加强驱动,重点是防止长线反射。当板上有超过40MHz的信号线时,就要对这些信号线进行特殊的考虑,比如线间串扰等问题。如果频率更高一些,对布线的长度就有更严格的限制,根据分布参数的网络理论,高速电路与其连线间的相互作用是决定性因素,在系统设计时不能忽略。随着门传输速度的提高,在信号线上的反对将会相应增加,相邻信号线间的串扰将成正比地增加,通常高速电路的功耗和热耗散也都很大,在做高速PCB时应引起足够的重视。当板上有毫伏级甚至微伏级的微弱信号时,对这些信号线就需要特别的关照,小信号由于太微弱,非常容易受到其

3、它强信号的干扰,屏蔽措施常常是必要的,否则将大大降低信噪比。以致于有用信号被噪声淹没,不能有效地提取出来。对板子的调测也要在设计阶段加以考虑,测试点的物理位置,测试点的隔离等因素不可忽略,因为有些小信号和高频信号是不能直接把探头加上去进行测量的。此外还要考虑其他一些相关因素,如板子层数,采用元器件的封装外形,板子的机械强度等。在做PCB板子前,要做出对该设计的设计目标心中有数。二。了解所用元器件的功能对布局布线的要求我们知道,有些特殊元器件在布局布线时有特殊的要求,比如LOTI和APH所用的模拟信号放大器,模拟信号放大器对电源要求要平稳、纹波小。

4、模拟小信号部分要尽量远离功率器件。在OTI板上,小信号放大部分还专门加有屏蔽罩,把杂散的电磁干扰给屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工艺,功耗大发热厉害,对散热问题必须在布局时就必须进行特殊考虑,若采用自然散热,就要把GLINK芯片放在空气流通比较顺畅的地方,而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件,有可能对电源造成严重的污染这一点也应引起足够的重视.三.元器件布局的考虑元器件的布局首先要考虑的一个因素就是电性能,把连线关系密切的元器件尽量放在一起,尤其对一些高速线,布局时就要使它尽可能

5、地短,功率信号和小信号器件要分开。在满足电路性能的前提下,还要考虑元器件摆放整齐、美观,便于测试,板子的机械尺寸,插座的位置等也需认真考虑。高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大,特别是对高速的ECL电路,虽然集成电路块本身速度很高,但由于在底板上用普通的互连线(每30cm线长约有2ns的延迟量)带来延迟时间的增加,可使系统速度大为降低.象移位寄存器,同步计数器这种同步工作部件最好放在同一块插件板上,因为到不同插件板上的时钟信号的传输延迟时间不相等,可能使移位寄存器产主错

6、误,若不能放在一块板上,则在同步是关键的地方,从公共时钟源连到各插件板的时钟线的长度必须相等。四,对布线的考虑随着OTNI和星形光纤网的设计完成,以后会有更多的100MHz以上的具有高速信号线的板子需要设计,这里将介绍高速线的一些基本概念。1.传输线印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多,那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃,对现时大多数的MOS电路来说,由于上升时间对线传输延迟时间之比大得多,所以走线可长以米计而无信号失真。而对于速度较快的逻辑电路,特别

7、是超高速ECL集成电路来说,由于边沿速度的增快,若无其它措施,走线的长度必须大大缩短,以保持信号的完整性。有两种方法能使高速电路在相对长的线上工作而无严重的波形失真,TTL对快速下降边沿采用肖特基二极管箝位方法,使过冲量被箝制在比地电位低一个二极管压降的电平上,这就减少了后面的反冲幅度,较慢的上升边缘允许有过冲,但它被在电平“H”状态下电路的相对高的输出阻抗(50~80Ω)所衰减。此外,由于电平“H”状态的抗扰度较大,使反冲问题并不十分突出,对HCT系列的器件,若采用肖特基二极管箝位和串联电阻端接方法相结合,其改善的效果将会更加明显。当沿信号线有

8、扇出时,在较高的位速率和较快的边沿速率下,上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波,它们在高位速率下将趋于合成,从而引

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。