07通信微型星载gps接收机硬件设计

07通信微型星载gps接收机硬件设计

ID:1588490

大小:2.59 MB

页数:35页

时间:2017-11-12

07通信微型星载gps接收机硬件设计_第1页
07通信微型星载gps接收机硬件设计_第2页
07通信微型星载gps接收机硬件设计_第3页
07通信微型星载gps接收机硬件设计_第4页
07通信微型星载gps接收机硬件设计_第5页
资源描述:

《07通信微型星载gps接收机硬件设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、佳木斯大学学士学位论文第1章绪论GPS(全球定位系统)发展到今天,其用途越来越广泛,而技术的进步和用户需求也不断推动GPS系统的增强。目前美国正在致力于GPSBlockII系统的现代化和“GPS-III”计划,旨在全面改善GPS的生命力、精度、可用性、完好性、灵活性和安全性。GPS用户端设备也处于不断升级和发展之中。从接收机的结构来看,随着VLSI(超大规模集成电路)和DSP(数字信号处理)技术的发展,单通道序贯式、时分多路复用式接收机早已为采用了DSP模块的并行多通道接收机所代替,所能达到的通道数和等效相关器数不断增加,集成度更高的内嵌MPU/MCU的G

2、PS基带处理器芯片成为主产品流,将射频和数字处理集成在一起的单芯片接收机也已经问世。微小卫星具有成本低、性能好、研制周期短、重量轻、体积小等优点,但整星功耗也受到限制。GPS接收机用于微小卫星,能够测定微小卫星的航迹、姿态、时间参数及编队飞行的微小卫星间的相对距离,能够减少传感器数量,增强微小卫星在轨自主运行能力,显著降低微小卫量的成本、功耗、重量,已成为微小卫星星载导航系统的最佳选择。目前国内市场上GPS接收机的使用高度和速度有限制,不满足航天应用;国外航天GPS接收机也多是单件小批生产,价格昂贵,而且存在禁运问题。基于上述原因,开展航天GPS接收机设计

3、与研究工作十分必要。35佳木斯大学信息电子技术学院佳木斯大学学士学位论文第1章设计主体1.1组成部分及功能微型星载GPS接收机在硬件设计上选用Zarlink公司的基带处理芯片GP4020和射频芯片GP2015,其硬件设计框图如图2-1所示。图2-1微型星载GPS接收机硬件结构框图GPS接收机的硬件部分包括射频前端、基带处理器和外围芯片。射频前端包括从天线到数字处理器之间的所有部件,射频前端(Front-end)即信号变频(Down-Converter)模块,其中的基准频率振荡源为GPS接收机提供时间和频率基准,其输出通往频率合成器,产生本振频率与系统时钟信

4、号,然后用一个或多个本振频率信号与射频信号进行混频,完成射频信号到中频信号的变换,同时将中频信号放大并进行模数转换,再通过抽样频率对该中频信号进行抽样,以便后续数字化处理。基带处理器则包括了相关器单元和嵌入式处理器单元,而外围芯片则为各种存储器和通信接口。35佳木斯大学信息电子技术学院佳木斯大学学士学位论文GPS射频前端的功能包括放大、下变频、滤波、自动增益和本地振荡信号发生器。GPS卫星发射的C/A伪码以1.023MHz的码率调制在1575.42MHz的载波信号上,到达天线的卫星信号功率大约为-130dBm,深埋于热噪声电平之下(-114dBm/MHz)

5、,因此射频前端必须将GPS信号放大到某一电平之上,使得该信号能够为基带处理器所利用。射频电路还必须将1575.42MHz的载波下变频到基带处理器的工作频率范围之内,一般需要采用二级或多级下变频。除接收GPS信号外,射频信号还需要对噪声信号进入抑制。GPS基带处理器包括两个部分:进行数字信号处理的相关器单元和进行导航应用计算的嵌入式处理器单元。相关器单元对射频前端经过下变频后输出的中频信号进行采样和接收,并通过数字的频率锁定环去除载波的多普勒频移将数字中频信号转化为基带信号。基带信号与本地伪码发生器产生的C/A伪码相关,并通过数字的延迟锁定环精确测量GPS信

6、号的传播路径所导致的伪码的相位延迟,转换为用于导航应用计算的伪距量。中频信号经过相关器单元移去多普勒频移和C/A伪码后,嵌入式处理器可以获得码率为50Hz的GPS导航信号,其中包含卫星轨道信息、健康状态和误差校正参数等。嵌入式处理器对获得的GPS导航信号进行解码,计算出GPS卫星的位置和速度参数。基于GPS卫星的位置信息和卫星与接收机之间的伪距量,嵌入式处理器可以计算出接收机的位置、速度和时间参数。1.1.1GP4020基带处理器GP4020是基于Zarlink公司的FireflyMF1微处理器内核和12通道伪码扩谱相关器的全数字式基带处理芯片。其中,相关

7、器包含12个独立通道的跟踪模块,每个模块包含所有的跟踪和锁定GPS信号的模块,不是每个通道都必须在跟踪的时候激活,这样可以减少电源的消耗,微处理器部分包含萤火虫MF1微控制器。它采用了ARM7TDMI核,带有THUMB的指令集,还包含UART串行接口、通用I/O和看门狗的功能。35佳木斯大学信息电子技术学院佳木斯大学学士学位论文作为该公司的第二代GPS芯片,它把一个与GP2021相关器芯片功能一致的相关器单元和一个ARM7TDMI微处理器单元集成在一起,以除低系统功耗和成本,提高系统性能。GP4020具有12个完全独立的相关器通道,具有双URAT和实时时钟

8、,与多数16位和32位微处理器兼容,具有低电压和低功率模式。其中每

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。