基于软核nios的宽谱正弦信号发生器设计

《基于软核nios的宽谱正弦信号发生器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于软核Nios的宽谱正弦信号发生器设计摘要：本设计运用了基于Nios II嵌入式处理器的SOPC技术。系统以ALTERA公司的Cyclone系列FPGA为数字平台，将微处理器、总线、数字频率合成器、存储器和I/O接口等硬件设备集中在一片FPGA上，利用直接数字频率合成（DDFS）技术、数字调制技术实现所要求波形的产生，用FPGA中的ROM储存DDS所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在Nios中软件编程解决不同的调制方式的

2、实现和选择。系统频率实现1Hz～20MHz可调，步进达到了1Hz；完成了调幅、调频、二进制PSK、二进制ASK、二进制FSK调制和扫频输出的功能。关键词：片上可编程系统；NiosII；数字频率合成；数字调制技术AWide-bandSineWaveSignalGeneratorBasedonNiosThisdesignationusestheSOPCtechnologybasedonEmbeddedProcessorofNiosII.Thesystem,usingtheCycloneseriesFPG

3、Aasadigitalbench,connectstheMPU,BUS,DDFSCELL,MEMORYandI/OinterfaceandmakesthemallintoaFPGAchip.ItusesthetechnologiesofDDFS,DigitalModulate,andstoresthedatumoftheSinewaveintotheOnChipMemoryinordertogeneratetherequiredwave.Withfullusingofthechip’sresourc

4、es,theprecision,stabilizationandinfluenceresistingweresignificantlyimproved.UsingthenewtechnologyofDSP,itcancarryoutandchoosethemodulationofdifferentmodebysoftware.Theprogrammablefrequencysynthesisisalsocarriedout.Thefrequencyoftheoutputwavecanrangefro

5、m1Hzto20MHz,andthefrequencystepchangecanreducedto1Hz.Wealsoachievethefunctionsallinthedevelopmentsection.eg:AM,FM,2PSK,2ASK,theSinewaveof1KHzandthebinaryserialsof10Kbps.Fother,wealsoachievethefunctionof2FSKandfrequencysweep. Keyword: SOPC；NiosII；DDFS；d

6、igitalmodulatetechnology SOPC（SystemonaProgrammableChip片上可编程系统）是Altera公司提出来的一种灵活、高效的SOC解决方案。它将一个软核放入FPGA，占用片上资源少，成本很低；却扩展了目前世界上最流行的软核嵌入式处理器的性能。可将处理器、存储器、I/O口等系统设计需要的功能模块集成到一个FPGA器件上，构建成一个可编程的片上系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。在可编程器件内，还具有小容量高速RA

7、M资源和足够的可编程逻辑资源，用于实现其他的附加逻辑。正弦信号发生器以嵌入式处理器NiosII 为核心，将微处理器、总线、外设、数字频率合成器、存储器和I/O接口等硬件设备集中在一片FPGA上，创建一个可编程单芯片上系统，实现了一个软件无线电开发平台，并完成五大方面的功能：l       控制键盘和显示器；l       根据输入的频率值，通过数据计算得到频率控制字；l       实现数字频率合成器；l       实现数字调制器；l       实现对数模转换器的控制。这种设计方式使用数字信号处

8、理器技术，通过软件编程实现不同调制方式的选择，充分利用了FPGA的资源，减少了CPU与外设的接口，在很大程度上提高了系统的速度、可靠性以及系统的成本。其中，片内正弦表ROM传出的数据经DAC904完成数模转换，由调制系统完成幅度控制，以及各种调制方式的实现，继而经过低通滤波器进行滤波，再经过宽带运算放大器，从而得到任意一种具有一定带负载能力的所需波形。系统总框图如下：  图1 系统总体框图自定义逻辑包括数字频率合成和数字调制IP核；数字调制部分包括正弦波产生模块和调制