资源描述：
《面向众核处理器访存链路接口的fpga验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、面向众核处理器访存链路接口的FPGA验证*收稿日期：2016-12-31基金项目：国家自然科学基金资助项目（61303069，61472432，61602498）；核高基重大专项（2015ZX01028101）作者简介：周宏伟（1980－），男，陕西宝鸡人，博士，副研究员，E-mail：forrestszhw@sohu.com周宏伟1，徐实2，王忠奕1，杨乾明1，冯权友1，邓让钰1，窦强1（1.国防科技大学计算机学院，湖南长沙410073；2.湖南大学信息科学与工程学院，湖南长沙410082）摘要：面向众核处理器提出了一种访
2、存链路接口的FPGA验证平台，用于对处理器访存链路关键部件进行功能及可靠性测试。提出了片上读写激励自动产生与检查机制、以太网接口硬件UDP协议栈和FPGA芯片间多通道并行链路三项关键技术并进行了设计实现。实验结果表明提出的各项关键技术功能正确，不仅丰富了功能验证中随机激励产生及结果验证的手段，而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口已经成功运行于实际的芯片，对于片间链路接口的验证具有重要的指导意义和参考价值。关键词：众核处理器；访存；链路；FPGA；验证中图分类号
3、：TP302.1文献标志码：A 文章编号：AnFPGAVerificationPlatformforMemoryLinkInterfaceofMany-CoreProcessorZHOUHongwei1,XUShi2,WANGZhongyi1,YANGQianming1,FENGQuanyou1,DENGRangyu1,DOUQiang1(1.CollegeofElectronicScienceandEngineering,NationalUniversityofDefenseTechnology,Changsha410
4、073,China；2.CollegeofComputerScienceandElectronicEngineering,HunanUniversity,Changsha410082,China)Abstract:AnFPGAverificationplatformformemorylinkinterfaceofmany-coreprocessorisproposed,whichisusedtotestthefunctionandreliabilityofthemaincomponentsoftheprocessor’sme
5、moryaccesslink.Threekeytechnologiesoftheon-chipread-writerequestsautomaticgenerationandresultcheckingmechanism,thehardwareUDPprotocolstackinEthernetinterfaceandthemulti-laneparallellinkbetweenFPGAchipsareproposedandimplemented.Experimentsontheplatformshowthatthepro
6、posedtechnologiesarecorrect,whichnotonlyenrichesthewaysoftherandomrequestsgenerationandresultscheckingforfunctionalverification,butalsocantestandevaluatethelogicsoflinkerrorsdetectionandlane-to-lane-deskew.Thepurposedplatformhasbeenusedtoverifyarealmany-coreprocess
7、orwhichhasbeentapedoutsuccessfullyandthefunctionofmemorylinkinterfaceiscorrect.Thisplatformhasimportantguidingsignificanceandreferencevaluefortheverificationofmany-coreinter-chiplinkinterface.Keywords:Many-coreProcessor,MemoryAccess,Link,FPGA,Verification7为了提高仿真速度，
8、目前被广泛采用的针对大规模ASIC芯片的验证手段有两种：一种是基于专用处理器的仿真加速器[1],另一种是基于FPGA的硬件原型平台[2]。基于专用处理器的仿真加速器既具有软件模拟的灵活性又具有硬件加速的高性能，与软件模拟相比，模拟速度能够提高约103–105倍，通常用于芯片流片前的设计验证
