数字电路逻辑设计实验讲义

《数字电路逻辑设计实验讲义》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路逻辑设计实验讲义数字电路逻辑设计实验讲义喻嵘王艳庆丁杰张莉叶小丽陈燕彬编内容提要本实验讲义根据最新制定的实验教学大纲，由南昌大学信息工程学院电子信息工程系几位多年从事数字电路逻辑设计课程教学的老师合编而成。可用于电子信息工程专业、通信工程专业《数字电路逻辑设计》实验课程的实验指导教材。实验教学内容包括三大部分：基础性实验、比较复杂并要求学生独立思考的设计性实验、自选设计课题的综合设计性实验。内容涵盖了数字电路的大部分基础知识，包括常用的组合逻辑电路、时序逻辑电路和脉冲电路的验证和设计，以及这些基础数字电路的在实际系统中的综合应用。i目录实验一用SSI设计组合电路和冒险现

2、象观察.........1实验二MSI组合功能件的应用.....................4实验三集成触发器的应用—第一信号鉴别电路的设计.9实验四用集成移位寄存器实现序列检测器..........11实验五MSI时序功能件的应用....................13实验六序列信号发生器..........................18实验七555定时器及分频电路....................22实验八D/A转换器..............................25附录：实验芯片引脚排列图........................3

3、0ii实验一用SSI设计组合电路和冒险现象观察一、实验目的1．掌握用SSI设计组合电路及其检测方法;2．观察组合电路的冒险现象。二、实验原理使用小规模集成电路(SSI)进行组合电路设计的一般过程:1．根据任务要求列出真值表;2．通过化简得出最简逻辑函数表达式;3．选择标准器件实现此逻辑函数。逻辑化简是为了使电路结构简单和使用器件较少，要求逻辑表达式尽可能简化。但由于实际使用时要考虑电路的工作速度和稳定可靠等因素，在较复杂的电路中，还要求逻辑清晰易懂，所以是在保证速度、稳定可靠与逻辑清楚的前提下，尽量使用最少的器件，以降低成本。组合逻辑设计过程通常是在理想情况下进行的，即假定一切

4、器件均没有延迟效应。但是实际上并非如此，信号通过任何导线或器件都需要一个响应时间。例如，一般中速TTL与非门的延迟时间为10一20ns。而且由于制造工艺上的原因，各器件的延迟时间离散性很大，往往按照理想情况设计的逻辑电路，在实际工作中有可能产生错误输出。一个组合电路，在它的输入信号变化时。输出出现瞬时错误的现象称为组合电路的冒险现象。组合电路的冒险现象有两种，一种称为函数冒险(即功能冒险)，另一种称为逻辑冒险。函数冒险：当电路有两个或两个以上变量同时发生变化时，变化过程中必然要经过一个或数个中间状态，如果这些中间状态的函数值与起始状态和终了状态的函数值不同，就会出现瞬时的错误信

5、号。是函数本身固有的。逻辑冒险：在一个输人变量发生变化时，由于各传输通路的延迟时间不同导致输出出现瞬时错误。本实验通对逻辑冒险中的静态0型冒险现象的观察和修正，说明组合电路的逻辑冒险的出现的原理及对策。静态0型冒险：在输出恒等于1时，出现瞬时0输出的错误现象。分析和判断：1．对于函数的与或表达式，可以通过对除变量A以外的其他变量逐个进行赋值，若能使表达式出现F?A?A时，则表示电路在变量A发生变化时可能存在0型冒险。增加校正项，该校正项就是被赋值各变量的乘积项。使其改变成F?A?A?1?1来消除。2．对于函数的卡诺图，分析发现若有两个被圈项的圈相切，相切部分之间相应的变量发生变

6、化时，函数可能存在冒险现象。消除该险象的方法是增加把其两个相切部分圈在一起的一个圈项。3．由与非门组成的逻辑图中，若变量A通过两条传输路径(分别经过的门数量差为奇1数)后，驱动同一个门电路，若在给其他各变量赋一定的值后，使这两条路径是畅通的。则A变量发生变化时，可能会出现冒险现象。假定每个门的平均传输延迟时间均为ltpd那么两条路径经过门的数量差就是险象脉冲的可能宽度。根据不同情况还可以采取下述方法消除各种冒险现象。1．由于组合电路的冒险现象是在输入信号变化过程中发生的，因此可以设法避开这一段时间，待电路稳定后再让电路正常输出。具体办法有:(1)在存在冒险现象的与非门的输入端引

7、进封锁负脉冲。当输入信号变化时，将该门封锁(使门的输出为1)。(2)在存在冒险现象的与非门的输入端引进选通正脉冲选通脉冲不作用时，门的输出为1,选通脉冲到来时，电路才有证常输出，显然，选通脉冲必须在电路稳定时才能出现。（3）由于冒险现象中出现的干扰脉冲宽度一般很窄，所以可在门的输出端并接一个几百皮法的滤波电容加以消除，但这样做将导致输出波形的边沿变坏，这在有些情况下是不允许的，仅用于低速电路。实际设计中应当注意组合电路的冒险现象，当设计出一个组合逻辑电路后,首先应进行分析是否存在冒险可能。如