数字电子钟设计(纯硬件设计)

《数字电子钟设计(纯硬件设计)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实习报告设计名称：数字电子钟专业班级：***小组成员：***指导老师：***实习时间：2101年6月11日-2012年6月29日1课程设计目的1掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统设计、安装、测试方法2进一步巩固所学的理论知识提高运用所学知识分析和解决实际问题的能力3提高电路布局布线及检查和排除故障的能力4培养书写综合实验报告的能力。2课程设计题目描述和要求1设计一个有“时”、“分”、“秒”12小时59分59秒显示且有校时功能的电子钟2运用PCB扳腐蚀焊接并进行相关功能的调试。3画出框图和逻辑电路图写出设计、实验总结报告3课程设计报告内容（1）实验器材及主要器件4511驱动

2、芯片6片74LS043片555集成芯片1片274LS903片共阴七段显示器6片74LS003片7805稳压管1片电容、电阻、按键开关、导线若干（2）数字电子钟的基本原理数字电子钟的逻辑框图如图。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲秒脉冲送入计数器计数结果通过“时”、“分”、“秒”译码器显示时间。（1）数字电子钟单元电路设计、参数计算和器件选择1）振荡器晶体振荡器的作用是产生时间标准信号。数字钟的精度主要取决与信号的频率及其稳定度。本设计由集成电路定时器555与RC组成的多谐振荡器。如图所示。设

3、振荡频率f=1KHz，RP为可调电阻微调，RP可以调出1KHz输出2）分频器因为振荡器产生的频率很高为了得到1Hz秒脉冲则需要对振荡器的输出信号进行分频。本设计由集成电路定时器555与RC组成的多谐振荡器产生1KHz的脉冲信号。故用3片中规模集成电路计数器74LS90将74LS90接成10进制计数器这样每过一级频率会变为原来的1/10经过3次分频得到1Hz的秒脉冲信号。如图所示。1）计数器秒脉冲信号经过6级计数器分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为24进制.。本设计60进制和24进制均由74LS160十进制计数芯片组

4、合构成，只是设计60进制时一块芯片设计成6进制另一块则设计成10进制，而设计24进制计数器是一块芯片设计成2进制另一块设计成4进制，这样两块芯片组合就得到了相应的六十进制和二十进制计数器。电路图分别如下：60进制计数器24进制计数器1）译码器译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译变成相应的数字。计数器采用的码制不同译码电路也不同。4511译码器是将锁存、译码、驱动功能集于一身的七段译码驱动器。译码器将BCD码转换成7段码再经过电流反相器驱动共阴极LED数码管。2）显示器显示器是将数字电子钟的计时状态直观清晰的反映出来被人们的视觉器官所接受的元件。本系统用七段发

5、光二极管来显示译码器输出的数字在译码显示电路输出信号的驱动下显示出清晰、直观的数字符号。要注意的是显示器有两种共阳极显示器或共阴极显示器。4511译码器对应的显示器是共阴极显示器。译码器和显示器电路图如图:3）校时器实际的数字电子钟由于秒信号的精确性和稳定性不可能做到绝对准确无误加上电路中的其它原因数字电子钟总会产生走势误差的现象此时就需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是在小时校正时不影响分和秒的正常计数在分校正时不影响秒和小时的正常计数。需要注意的时校时电路是由与非门构成的组合逻辑电路开关S

6、1或S2为“0”或“1”时可能会产生抖动为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。校时器电路图如图：按照设计应该当两个开关都闭合时进行正常的计数功能，仅S2闭合时则是校分，仅S1闭合时则是校时，仿真时亦既如此，但实际操作到最后做出成品时却发现S1和S2之间校时或校分时都彼此影响，并不能独立的校时和校分，最后只是用到了按钮S2，闭合一下S2时各位则加一，把时校好好再连续关闭S2利用脉冲对分校对。（1）电子钟总电路图：由于在仿真时通过分频器产生的秒信号并没有实际秒那样快，而是慢了很多，甚至感觉不到，所以这里就直接用了一个脉冲发生电源代替秒信号（1）电子钟PCB制作

7、由于整个整个电路连线复杂，在一个PCB图上难以布线，所以这里采用了分模块布线方式，各个模块之间用杜邦线连接。a)振荡器分频器PCB如图在这里已经加入了一个7805稳压源供电b)计数器原理图和PCB图原理图由于这个模块做的是双面板，外面的那一圈过孔是定位用的，这样可以保证两个面的孔都对得比较准。a)显示器原理图和PCB图原理图（1）最终实物图3实习感想：