数字电子电路课程期末复习资料概要

《数字电子电路课程期末复习资料概要》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电子电路期末复习资料一、数字电子电路的基础知识数字集成电路根据所用晶体管结构和工艺的不同，可以分为双极型集成电路和金属-氧化物-半导体（MOS）集成电路两大类。前者的主要器件是双极型晶体管；后者使用的主要器件是MOS场效应管。循环码又称格雷码。循环码的构成原则是：相邻两个代码之间仅有一位取值不同。循环码的特点是，在代码传输的过程中引起的误差小。在数字电路中,1位二进制数码0和1不仅可以表示数值的大小,也可以表示两种不同的逻辑状态。二、逻辑变量与逻辑代数反映事物逻辑关系的变量称为逻辑变量。与非运算是将

2、变量A、B先进行与运算，再将与运算的结果求反得到。同或运算表示的逻辑关系是：当两个输入变量A、B取值相同时，输出为1；取值相异时，输出为0。逻辑代数与、或、非三种基本逻辑运算。代入规则代入规则：在任何一个逻辑等式中，如果将等式两边出现的所有同一变量都用一个函数代替之，则等式依然成立。利用代入规则可以把基本公式推广为多变量的形式。反演规则14反演规则：对于任意一个函数Y，如果将式中所有的与、或运算对换，0、1对换，原变量、反变量对换，就得到函数Y的反函数`Y。利用反演规则可以直接得到一个函数的反函数。对偶

3、规则对偶规则：若两个函数式相等，则它们的对偶式也相等。对于任意一个函数Y，如果将式中所有的与、或运算对换，0、1对换，就得到一个新的表达式Y’，Y和Y’互为对偶式。一个逻辑函数可以用逻辑表达式、真值表、逻辑图、波形图、卡诺图以及硬件描述语言来描述。逻辑图是用逻辑符号表示逻辑关系的图形表示方法。真值表转换成逻辑表达式真值表转换成逻辑表达式的一般步骤如下：（1）找出函数值为1的变量取值组合，如表1-8中的第k行和第l行。（2）将这些变量取值组合分别写成乘积项：变量取值为1的写成原变量、为0的写成反变量。第k

4、行可写成`AB、第l行可写成A`B。（3）将各乘积项相加，即为表示该真值表功能的逻辑表达式Y=`AB+A`B。最简的与或式应该是包含的“与”项个数最少，且每个“与”项中所含的变量个数最少。最小项及其性质在一个逻辑函数Y=f（A，B，C）中，如果一个乘积项含有全部的变量A、B、C，且每个变量在乘积项中以原变量或以反变量的形式仅出现一次，那么，称这个乘积项是函数Y的最小项14最小项有如下性质：（1）每个最小项只有一组变量取值使它的值为1。如最小项`A`BC只有当ABC取值为001时，最小项`A`BC的值为1

5、，其它变量取值情况下，其值均为0。（2）任意两个最小项的乘积为0。（3）全部最小项之和为1。（4）两个相邻的最小项之和可以合并成一项，并消去一对因子。卡诺图是一种最小项方格图，每一个小方格对应一个最小项，n变量的逻辑函数有2n个最小项。卡诺图化简逻辑函数的一般步骤是：（1）根据变量数画出变量卡诺图。（2）作出函数卡诺图。（3）合并相邻项。（4）写出最简与-或表达式。在逻辑函数的卡诺图中，约束项用“´”表示，可根据化简的需要，将其当“1”处理，或将其当“0”处理。卡诺图化简法直观方便，便于判断化简结果的准

6、确性，但大于4变量逻辑函数的化简不太直观。三、电路硬件—门电路的基础知识门电路中的半导体器件一般工作在开关状态。双极型以晶体二极管和三极管作为开关元件，单极型以MOS管作为开关元件。两者相比，双极型晶体管集成电路工作速度高、驱动能力强、但功耗大、集成度低；MOS集成电路集成度高、功耗低。14电路中元器件参数的选择满足下述条件：三极管输入高电平时三极管饱和导通，输入低电平时三极管截止。TTL（TransistorTransistorLogic）是晶体管—晶体管逻辑电路，它是由双极型三极管组成的集成电路。T

7、TL与非门的电气特性包括静态特性和动态特性。静态特性包括电压传输特性、输入特性和输出特性：输入特性中包含输入伏安特性和输入负载特性，输出特性分输出高电平和低电平两种情况。TTL与非门静态特性包括电压传输特性三个参数：输出高电平UOH、输出低电平UOL和阈值电压UTH。噪声容限指在保证输出高低电平在允许的变化范围内，输入电平允许的波动范围。TTL与非门输出特性输入负载特性描述反相器输入电压随输入端外接电阻变化的关系。门电路的扇出系数表明门电路驱动同类门的个数。集电极开路门又称OC门，与典型的TTL与非门相

8、比，输出级三极管的集电极开路了，故有集电极开路门之称。一般TTL门的输出只有两种状态：逻辑高电位和逻辑低电位。三态TTL门除了输出逻辑高电位和逻辑低电位以外，还有第三种输出状态—高阻（禁止）态。CMOS电路功耗低、抗干扰能力强、电源电压适用范围宽、扇出能力强；TTL电路延迟时间短、工作频率高。CMOS电路多余输入端的处理：（1）CMOS电路多余输入端不能悬空；14（1）与门和与非门的多余输入端应接高电平；（2）或门和或非门的多余输入端应接低