多功能电子时钟课程设计

《多功能电子时钟课程设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电子技术课程设计报告题目：数字钟的设计与制作学年：10－11学期：第一学期专业：电子商务班级：01学号：姓名：XXX时间：2011年X月XX日—2011年X月XX日广东省高州市中英理工学校23前言随着电子技术的不断发展，数字电子技术在设计中所体现在出来的优势越来越明显，它不仅是电子信息类专业的一个重要部分，而且在其它类专业工程中也是不可缺少的。报警电路、时序控制电路作为子系统的应用，发展更是迅速，已成为新一代一些电子设备不可缺少的核心部件，其现实生活中的运用也是非常普遍和广泛。集成数字电子计时器的设计过程中，组成其

2、电路的核心部分是几个电路的设计以其几种芯片功能应用，其中主要包括：控制电路，，校时电路，译码电路，优先编码电路，显示电路等。电子技术的发展促使这些电路被广泛的应用到一系列电子设备当中，时序控制电路也成为数字电子电路设计和制作过程中不可缺少的部分，并且设计简单，易于操作，可靠性好的优点。对数字电子计时器设计的目的是为了更好的掌握几种芯片的工作原理，学会其电路的设计与主要性能参数测量方法以及掌握电子线路系统的装试和调试技术。本次设计分为四个主要步骤：一：构思和设计分频电路，校时电路和译码电路。二：根据设计要求和选择的电路通

3、过计算选择元器件和参数，并准确无误的设计好要设计的电路原理图。三：在万能板或在面包板上根据设计电路原理进行元器件的电路安装和精细的调试。四：在安装好的电路板上进行闹钟功能的测试。在此次课程设计的编写过程中参考了多种电子设计资料如《电子线路设计·实验·测试》（第二版），《数子电子技术基础》等。在编写此次课程设计的过程中由于本人的水平有限，在设计的过程中难免出现缺点和不足之处，还请老师批评和指正。23第一章：系统电路设计1.1系统总设计思路数字电子计时器原理框图如图（1.1）所示，电路一般包括以下几个部分：振荡器、分频器、

4、校时电路、时分秒计数器、译码显示电路。图1.1数字电子计时器原理框图对于各部分（1）振荡器用来产生相应频率的脉冲信号。（2）分频器用来对振荡器产生的信号进行分频，从而得到电子计数器需要的1Hz秒脉冲。（3）为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”计数器进行校时操作。（4）计数电路，通过计数输出产生相应的二进制码元，再输入到译码器。（5）译码电路和显示器为一个整体。通过译码器译码输入到数码管，最终显示出来。1.2设计方案选择1.2.1振荡部分方案一晶体震振荡

5、器电路采用石英晶体振荡器。使用振荡频率为32768Hz23的石英晶体和反向器构成一个稳定性好、精度高的时间信号源。改变电容C可以对振荡器的频率进行微调，再通过一个反相器，输出32768Hz的方波，将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1Hz的脉冲信号。方案二555振荡器电路振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号。振荡频率的精度和稳定度决定了数字钟的质量。采用集成电路555定时器与RC组成的多谐振荡器。（比较）秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，但我

6、们做实验考虑到用石音晶体振荡电路时分频电路用的元件较多且价格较贵，用555构成的电路元件容易得，电路简单且易于实现，故选方案二。1.2.2分频部分方案一CD4060构成的分频电路通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。CD4060在数字集成电路中可实现的分频次数最高，为14级2进制计数器而且CD4060还包含振荡电路所需的非门。方案二74LS90构成的分频电路74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。将CP2和Q0相连，计数脉冲由

7、CP1输入，Q3、Q2、Q1、Q0作为输出端，则构成异步8421码十进制加法计数器。从而完成十分频。（比较）由于CD4060为2进制计数，要求精度比较高，在实际学习中对74LS90的了解比CD4060的了解要深，所以采用74LS90来做分频电路，所以选方案二。1.2.3校时部分方案一慢校时将低压电源通过一个开关连接到校时电路，通过开关的接通与断开产生高低电平,再通过部分逻辑门电路，从而得到所需要的脉冲信号完成校时。方案二快校时将校时1Hz脉冲信号与开关控制的信号取反再输到一个与非门，然后与另一个进位脉冲信号同时输入到一

8、个与非门，最后输如到进位脉冲，只要开关接通，1Hz脉冲信号将连续输入到校时电路，完成快校时。（比较）快校时电路由于脉冲源产生的1Hz脉冲信号比较稳定，实现方案相对简单，并且灵活易操作，选方案二。1.2.4译码驱动显示部分方案一译码器74LS48与共阴数码管电路共阴数码管的译码器应选用74LS48，译码后输出为高电平，数码管的公共端