eda课程设计报告停车场停车位显示系统(基于quartus ii软件)

《eda课程设计报告停车场停车位显示系统(基于quartus ii软件)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、沈阳理工大学EDA技术课程设计报告目录1课程设计目的………………………………………………………12课程设计要求…………………………………………………....……13相关知识………………………………………………………………14课程设计分析…………………………………………………………25系统设计仿真与波形分析……………………………..……………..96程序源代码………………………………………..……………..97结束语……………………………………………………..………168参考文献…………………………………………

2、…………..………16I沈阳理工大学EDA技术课程设计报告停车场停车位显示系统1.课程设计目的利用所学的EDA设计方法设计停车场停车位显示系统，熟练使用使用QUARTUSII应用软件，进一步学习使用VHDL语言、原理图等EDA设计方法进行综合题目的方法。2.课程设计内容设计一个有64个停车位的停车场，要求：（1）用8x8点阵表示停车场的64个车位，灯点亮表示该车位为空，灯熄灭表示该车位有车。（2）车能够自由地停在任何空的停车位上，任何停车位上的车都可以离开停车场。（3）停车场的初态是所有车位都没有车。1.调试

3、底层模块，并时序仿真。2.设计顶层模块，并时序仿真。3.撰写课程设计报告，设计报告要求及格式见附件3.相关知识随着新世纪经济持续快速发展，私人购车量大幅提高。庞大的车辆系统给我们日常生活带来很多问题。首先要面对的就是车辆停置的有效管理。在停车场管理中，停车场的土地资源是有限的，因此在停车场土地资源的有效利用也就相当重要。设计合理和完善的车位显示管理系统是很必要的。本课题为停车场停车位显示系统设计，其中包括：传感器的选用、FPGA处12沈阳理工大学EDA技术课程设计报告理芯片的选定和系统功能程序的设计。其中传感

4、器是用来测量车位上是否有车，处理芯片对传感器测量数据进行分析。当某个车位驶入一辆车,则传感器接收到信息并输出,经过处理芯片对信号进行分析处理，并且输出显示。在整个设计中停车位信息的传输是关键，车位信息检测和传输用到传感器，因而传感器的选用是设计的入口。4.课程设计分析本课题为停车场停车位显示系统设计，首先要解决的是停车位车辆状态信息的检测和传输，然后对检测信号进行分析处理，最后将车位状态信息显示。这里我用到位置传感器对车位信息进行检测，所以要在8*8停车场共64个停车位每个停车位安一个“车位传感器”，利用传感

5、器检测停车场停车位停车状态，传感器检测到的信号通过总线送进FPGA锁存后进行信息处理，最终通过显示器件将停车位状态信息显示。系统设计框图如图3.1所示。64个传感器并行信号输入FPGA进行锁存，由分组模块程序对所有信号进行分组8个一组，共8组。8组分组信号进入显示模块进行行和列扫描。整个设计方案分两个大模块：分组模块和扫描显示模块。64个并行信号FPGACLK分组扫描输出传0感1器2检3测4到·的·信·号630~78~1516~2324~3132~3940~4748~5556~63图3.1系统设计方案框图系统

6、设计总共分两个大模块：分组模块和显示模块；分组模块电路功能是对8*8点阵的64个信号进行分组，每8个信号一组，总共8组；显示模块的输入是分组模块分组后的输出信号，用来显示扫描后的行、列的位置，从而完成对12沈阳理工大学EDA技术课程设计报告8*8点阵停车车位状态信息的显示。QUARTUSII支持功能和时序仿真。功能仿真用于大型设计编译适配之前的仿真，而时序仿真则是再编译适配生成时序信息文件之后进行的仿真。系统仿真分以下步骤：（1）建立仿真波形；（2）设置输入信号仿真波形；（3）运行仿真器进行仿真。4.1分组模

7、块顶层图设计如图3.2所示，所有传感器的输出都接到系统电路的输入总线din[63...0]，共64个输入端口。在CLK时钟驱动下，LOCK对64个传感器输入信号进行锁存然后系统电路开始工作对输入信号进行分组，具体分为qout0～qout7共8组，每组8个。以上提到的LOCK锁存信号，其实也就是动态扫描的扫描频率信号，它决定了系统的扫描频率。图3.2分组模块顶层图4.2显示模块顶层图设计如图3.3所示din0～din7为上级分组模块分组后的十组信号，进入模块进行动态扫描；输出hang,lie分别是行和列的输出信

8、号。动态扫描是对8行8列传感器信号进行扫描，首先扫描输出第0行的值，然后扫描0～7列值对应输出；接着扫描输出第1行，再扫描第0～9列；就这样依次扫描输出。对应的din0～12沈阳理工大学EDA技术课程设计报告din7为十组并行输入信号，每组十位；hang,lie分别是行和列的位置输出都为8个数据，对应64个点。图3.3显示模块顶层图5系统设计仿真及波形分析QUARTUSII软件设计流程图如图4.1所