存储系统性能 - 带宽计算

存储系统性能 - 带宽计算

ID:15436940

大小:283.50 KB

页数:9页

时间:2018-08-03

存储系统性能 - 带宽计算_第1页
存储系统性能 - 带宽计算_第2页
存储系统性能 - 带宽计算_第3页
存储系统性能 - 带宽计算_第4页
存储系统性能 - 带宽计算_第5页
资源描述:

《存储系统性能 - 带宽计算》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、介绍     遇到过很多同行、客户问我:“xxx存储系统究竟最大支持多少【IOPS】?”,这真不好说,因为手里确实没有测试数据。更何况,IOPS与i/osize、random/sequential、read/writeratio、Appthreading-model、responsetimebaseline等诸多因素相关,这些因素组合起来便可以描述一种类型的I/O,我们称之为【I/Oprofile】。不同的因素组合得到的IOPS都不一样,通常我们看到的【标称IOPS】都是在某一个固定组合下测得的,拿到你自己的生产环境中,未必能达到标称值。这也是为什么要

2、做前期的performanceanalysis/sizing的缘故。     直到有人这样问我:“xxx存储系统究竟最大支持多少【带宽】?"我愣了下,仔细想想,硬件性能极限就摆在那,基于bandwidth=Frequency*bit-width,而且很多需要的数据都是公开的,东拼西凑应该可以算出个大概。我并不是Performance专家,从未做过PerformanceConsulting/Sizing方面的工作,最多也只是做过性能方面的分析/排错,所以这篇文章的准确性多半存在不靠谱的地方,读者斟酌着看吧。 更多信息    在读文章之前,建议先看一下如下

3、计算公式和名词。计算公式:·Real-worldresult=nominal*70%-> 我所标称的数据都是*70%(性能计算:LittleLaw&UtilizationLaw)以尽可能接近实际数据,但如果另外提供了由资料获得的更为准确的数据,则以其为准。·Bandwidth=frequency*bit-width    QPI带宽:假设QPI频率==2.8 Ghz    × 2bits/Hz(doubledatarate)    × 20(QPIlinkwidth)    × (64/80)(databits/flitbits)    × 2(uni

4、directionalsendandreceiveoperatingsimultaneously)    ÷ 8(bits/byte)    =22.4GB/s 术语: ·Westmere ->IntelCPU微架构的名称·GB/s-> 每秒传输的byte数量·Gb/s-> 每秒传输的bit数量·GHz-> 依据具体操作而言,可以是单位时间内运算的次数、单位时间内传输的次数 (也可以是GT/s)·1byte=8bits·IOH->I/OHub,处于传统北桥的位置,是一颗桥接芯片。·QPI-> QuickPathInterconnect,Intel前端总

5、线(FSB)的替代者,可以认为是AMD Hypertransport的竞争对手·MCH->MemoryControllerHub,内置于CPU中的内存控制器,与CPU直接通信,无需走系统总线·PCIExpress(PeripheralComponent InteconnectExpress, PCIe)- 一种计算机扩展总线(Expansionbus),实现外围设备与计算机系统内部硬件(包括CPU和RAM)之间的数据传输。·Overprovisioning- 比如 48*1Gbpsaccessport交换机,通常只有4*1Gbpsuplink,那么ov

6、erprovisioning比 =12:1·PCI-E2.0每条lane的理论带宽是500MB/s·X58 –相当于传统的北桥,只不过不再带有内存控制器,Codename= Tylersburg·Lane- 一条lane由一对发送/接收差分线(differentialline)组成,共4根线,全双工双向字节传输。一个PCIe slot可以有1-32条lane,以x前缀标识,通常最大是x16。·Interconnect- PCIe设备通过一条逻辑连接(interconnect)进行通信,该连接也称为Link。两个PCIe设备之间的link是一条点到点的通

7、道,用于收发PCI请求。从物理层面看,一个link由一条或多条Lane组成。低速设备使用single-lanelink,高速设备使用更宽的16-lanelink。 相关术语:·address/data/control line·资源共享 ->资源仲裁·时钟方案(ClockScheme)·SerialBus    PCI-ECapacity:    Perlane(eachdirection):·v1.x:250MB/s(2.5GT/s)·v2.x:500MB/s(5GT/s)·v3.0:1GB/s(8GT/s)·v4.0:2GB/s(16GT/s)  

8、   16laneslot(eachdirection):·v1.x:4GB/s(40GT/s

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。