数据交换总线多核片上系统网络处理器多线程数据通路硕士论文

数据交换总线多核片上系统网络处理器多线程数据通路硕士论文

ID:15424881

大小:58.50 KB

页数:5页

时间:2018-08-03

数据交换总线多核片上系统网络处理器多线程数据通路硕士论文_第1页
数据交换总线多核片上系统网络处理器多线程数据通路硕士论文_第2页
数据交换总线多核片上系统网络处理器多线程数据通路硕士论文_第3页
数据交换总线多核片上系统网络处理器多线程数据通路硕士论文_第4页
数据交换总线多核片上系统网络处理器多线程数据通路硕士论文_第5页
资源描述:

《数据交换总线多核片上系统网络处理器多线程数据通路硕士论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于多核包处理器的高速数据交换总线设计研究微电子学与固体电子学,2011,硕士【摘要】随着互联网高速的发展和微电子技术的不断进步,网络处理器作为现代网络系统的核心设备,正在沿着MPSoC(多核片上系统)的方向发展。可编程多线程数据处理单元由于其高效的多任务并行处理机制和高度的灵活性,使网络处理器在面对不断更新的网络协议和快速增加的网络带宽时具有更强的处理能力。作为网络处理器的数据交换枢纽,数据交换总线承载着交换接口资源和多核处理单元以及SDRAM单元之间众多的数据通路和控制通路,因此数据交换总线是决定网络处理器性能的关键单元之一。如何设计并实现高速的数据交换总线对于高性能网络处理器

2、系统显得至关重要。本文重点研究了在并行多线程包处理系统中的高速数据交换总线的若干关键技术。数据交换总线采用了并行的推拉结构,通过接收并执行包处理单元和SDRAM单元发出的数据传输参考指令或DMA请求,完成各种数据和控制信息的传输;采取了接口资源的异步访问和线程的信号唤醒机制以及IP数据缓冲单元与SDRAM之间的高效DMA传输机制,从而有效隐藏了快速总线接口(FastBusInterface)资源的访问延时;通过对传输请求和传输指令的分类缓冲,并对各缓冲队列中的任务设置合理的优先级,使数据交... 更多还原【Abstract】WiththedevelopmentofInterneta

3、ndmicroelectronictechnology,networkprocessor,asthecoreequipmentofmodemnetworksystem,isdevelopingtowardthedirectionofMPSoC(Multi-ProcessorSystemOnaChip).Becauseofitsflexibilityandhighefficiencyoftheparallelprocessingmechanismformultipletasks,programmableandmultithreadingdataprocessingunitwillge

4、tstrongdataprocessingabilitywhenit’sconfrontedwithvariousInternetprotocolandfastincreasingnetworkbandwidth.... 更多还原【关键词】数据交换总线;多核片上系统;网络处理器;多线程;数据通路;【Keywords】DataExchangeBusMPSoC;NetworkProcessor;Multithreading;DataChannel;摘要5-6Abstract6第一章绪论9-131.1网络处理器概述9-101.2课题的研究背景及其意义10-111.3论文的内容和工作重点1

5、1-13第二章高速数据交换总线的设计背景及设计要求13-272.1协议分层和数据的收发原理13-172.1.1网络协议的分层13-152.1.2基于TCP/IP的数据收发原理15-172.2数据交换总线的工作环境17-242.2.1多核包处理单元的工作原理17-212.2.2基于StrongARM的系统初始化212.2.3基于IntelIXFMAC的端口就绪轮询和数据交换机制21-242.3数据交换总线的设计要求24-252.4本章小结25-27第三章高速数据交换总线设计的技术要点27-413.1共享存储及其解决方案28-323.1.1SRAM传输寄存器的时分复用访问机制28-30

6、3.1.2多核共享数据缓冲FIFO及其访问机制30-313.1.3SCRATCH多核共享暂存器31-323.2数据交换总线的参考指令32-353.3高效的直接存储器访问DMA35-373.4数据交换总线并行结构和任务优先级排序37-383.4.1数据交换总线的并行结构37-383.4.2数据交换总线的任务优先级排序383.5本章小结38-41第四章高速数据交换总线的设计与实现41-634.1总线结构设计与模块的划分41-424.2参考指令队列解码模块设计42-434.3请求和命令队列的设计43-464.3.1包处理单元指令队列43-444.3.2SDRAM传输请求队列444.3.3

7、StrongARM命令队列44-454.3.4数据返回请求队列45-464.4Push引擎模块设计46-514.5Pull引擎模块设计51-584.6共享存储模块设计58-594.6.1RxFIFO单元和TxFIFO单元58-594.6.2Scratchpad存储器594.7CSR控制状态寄存器59-614.8本章小结61-63第五章高速数据交换总线的验证63-815.1数据交换总线的功能验证63-745.1.1基于总线功能模型的验证技术63-645.1.2高速数据交

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。