计算机组成原理课程设计-指令系统及七段译码器设计

计算机组成原理课程设计-指令系统及七段译码器设计

ID:15393593

大小:1.20 MB

页数:15页

时间:2018-08-03

计算机组成原理课程设计-指令系统及七段译码器设计_第1页
计算机组成原理课程设计-指令系统及七段译码器设计_第2页
计算机组成原理课程设计-指令系统及七段译码器设计_第3页
计算机组成原理课程设计-指令系统及七段译码器设计_第4页
计算机组成原理课程设计-指令系统及七段译码器设计_第5页
资源描述:

《计算机组成原理课程设计-指令系统及七段译码器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、东北大学秦皇岛分校计算机与通信工程学院计算机组成原理课程设计专业名称班级学号学生姓名指导教师设计时间课程设计任务书专业:计算机科学与技术学号:学生姓名:设计题目:指令系统及七段译码器设计一、设计实验条件综合楼硬件:PC机软件:XilinxISEModelSim汇编语言:VHDL二、设计任务及要求1.指令:19、25、42号指令;2.七段译码器3.4位BCD码加法器4.要求:总线结构:单总线,数据总线位数8位、地址总线8位;存储器:内存容量64K*8bit控制器:用硬连线控制器实现26位微操作控制信号运算器:

2、单累加器,实现加、减等8种操作外设:——输入:用开关输入二进制量——输出:7段数码管和LED显示指令系统规模:64条指令,7种类型,5种寻址方式三、设计报告的内容1、指令系统设计:本次课程设计要设计的指令是第19、25、42号指令,要清楚各条指令的功能、指令类型、寻址方式等内容,本次设计用到的指令的相关内容如表1所示表1本次要设计的指令指令编号助记符指令类型功能19SUBCA,MM算术运算指令从累加器A中减去寄存器MM地址的值,减进位25ORA,R?逻辑运算指令累加器A“或”寄存器R?的值42JZMM逻辑运

3、算指令当零标志R_Z=1时,跳转到MM地址2、模型机硬件设计:七段译码器因为计算机输出的是BCD码,要想在数码管上显示十进制数,就必须先把BCD码转换成7段字型数码管所要求的代码。我们把能够将计算机输出的BCD码换成7段字型代码,并使数码管显示出十进制数的电路称为“七段字型译码器”。3、逻辑电路设计:4位BCD码加法器加法器定义实现多位二进制数相加的电路称为加法器,它能解决二进制中1+1=10的功能。【系统设计】1、模型机逻辑框图(整机逻辑框图、芯片引脚及CPU逻辑框图如下图1、图2、图3所示)图1整机逻辑

4、框图图2芯片引脚图3CPU逻辑框图1、指令系统设计指令类型及寻址方式见表12、微操作控制信号1、XRD:外部设备读信号,当给出了外设的地址后,输出此信号,从指外设读数据。2、EMWR:程序存储器EM写信号。3、EMRD:程序存储器EM读信号。4、PCOE:将程序计数器PC的值送到地址总线ABUS上(MAR)。5、EMEN:将程序存储器EM与数据总线DBUS接通,由EMWR和EMRD决定是将DBUS数据写到EM中,还是从EM读出数据送到DBUS。6、IREN:将程序存储器EM读出的数据打入指令寄存器IR。7、

5、EINT:中断返回时清除中断响应和中断请求标志,便于下次中断。8、ELP:PC打入允许,与指令寄存器IR3、IR2位结合,控制程序跳转。9、FSTC:进位置1,CY=110、FCLC:进位置0,CY=011、MAREN:将地址总线ABUS上的地址打入地址寄存器MAR。12、MAROE:将地址寄存器MAR的值送到地址总线ABUS上。13、OUTEN:将数据总线DBUS上数据送到输出端口寄存器OUT里。14、STEN:将数据总线DBUS上数据存入堆栈寄存器ST中。15、RRD:读寄存器组R0-R3,寄存器R?的

6、选择由指令的最低两位决定。16、RWR:写寄存器组R0-R3,寄存器R?的选择由指令的最低两位决定。17、CN:决定运算器是否带进位移位,CN=1带进位,CN=0不带进位。18、FEN:将标志位存入ALU内部的标志寄存器。19、WEN:将数据总线DBUS的值打入工作寄存器W中。20、AEN:将数据总线DBUS的值打入累加器A中。21-23:X2~X0:X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。24-26:S2~S0:S2、S1、S0三位组合决定ALU做何种运算。1、指令执行流程指令执行

7、流程如表2所示:表2指令的执行流程编号指令指令功能操作码节拍数微操作控制信号19SUBCA,MM从累加器A中减去寄存器MM地址的值,减进位010010XXT7PC->MARPCOE,MAREN,T6EM→MAREMEN,EMRD,MARENT5PC+1->PCWENT4EM->MAREMEN,EMRD,MARENT3EM->WEMEN,EMRD,WEN25ORA,R?累加器A“或”寄存器R?的值011000XXT4R->DBUS->WR,DBUS,WT3W,A->ALUW,A,ALU42JZMM当零标志R_

8、Z=1时,跳转到MM地址101001XXT7若Z=1,则PCMAREMWDBUST6PC->MARPCMAREMWDBUST5EM->WW->DBUS->PCT4否则:PC+1->PCPC以流程图表示如下:SUBCA,MMORA,R?JZMMPC→MARL→WEM→WPC→PC+1R?→MART5T5T5T4W→AW→MAREM→WPC→PC+1EM→WT4T4T4T3EM→AWORA→DBUS→AA-W-cin

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。