%ae+酷睿™+微架构:+新的处理器创新成果

%ae+酷睿™+微架构:+新的处理器创新成果

ID:15356035

大小:5.47 MB

页数:57页

时间:2018-08-02

%ae+酷睿™+微架构:+新的处理器创新成果_第1页
%ae+酷睿™+微架构:+新的处理器创新成果_第2页
%ae+酷睿™+微架构:+新的处理器创新成果_第3页
%ae+酷睿™+微架构:+新的处理器创新成果_第4页
%ae+酷睿™+微架构:+新的处理器创新成果_第5页
资源描述:

《%ae+酷睿™+微架构:+新的处理器创新成果》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第二代英特尔®酷睿™微架构:处理器的创新成果OpherKahn,SeniorPrincipalEngineerARCS001代码为SandyBridge的第二代英特尔®酷睿™微架构第二代英特尔®酷睿™微架构综述单芯片上完全融合CPU,核芯显卡,内存控制器,PCIExpress*高带宽/低延迟模块化内核/显卡互连新一代英特尔®睿频加速技术DMIPCIExpress*x16集成的PCIe系统内存性能本质的飞跃代理控制器高带宽最后一级高速缓存(LLC)显示双通道内核LLCDDR3英特尔®高级矢量扩展指令集内核LLC(Intel®AVX)新一代核芯显卡和媒体处理能力内核LLC内核LLC集成的内存控制器

2、双通道DDR3内置DisplayPort核芯显卡(图形核心)连接内置控制器的PECI接口英特尔®超线程技术支持独立显卡:4核/8线程1x16或2x8笔记本电脑2核/4线程DP端口PCH高能效出众的性能3议程•处理器核心的创新•系统代理,环架构和其他创新•功耗管理的创新4第2代英特尔®酷睿™微架构x16PCIeDMIPCIExpress第二代系统IMC显示代理双通道英特尔®酷睿™微架构中CoreLLCDDR3CoreLLC的创新CoreLLCCoreLLC核芯显卡(图形核心)该微架构的代码为连接内置控制器的PECI接口SandyBridge笔记本电脑DP端口DMI2011PCH5SandyBri

3、dge处理器内核中的创新•概述•微架构的主要增强部分•架构上的提升•总结6代码为SandyBridge的第二代英特尔®酷睿™微架构SandyBridge处理器内核概述•建立于成功的Nehalem微架构之上的处理器内核–会聚一体的基本构件适用于笔记本,台式机和服务器•微架构增强了“清凉”(低功耗)的设计–这些特性是更利于核心的均衡性能/功耗的设计:性能和功耗增加的关系是线性的•增加了“相当酷(凉)”的微架构创新设计–在提高性能的同时减少功耗•为重要的新型应用拓展了架构–浮点和运算量英特尔®高级矢量扩展指令集(Intel®AVX)–针对特定计算密集型的应用,性能的提升是激增式的–安全AES(高

4、级加密标准)计算能力和运算量的提升大整数RSA的加速–OS/VMM(操作系统/虚拟机管理器)和服务器相关的特性状态保存/恢复的优化7代码为SandyBridge的第二代英特尔®酷睿™微架构处理器内核微架构流程图Instruction32kL1InstructionCachePredecodeQueueDecodersDecoders前端DecodersDecoders(IA指令微操作)BranchPred1.5kuOPcacheLoadStoreReorde按序分配,重新命名,指令引退Allocate/Rename/RetireZeroingIdiomsBufferBufferrBuff

5、ersss按序乱序Scheduler乱序“微操作”调度Port0Port1Port5Port2Port3Port4ALU,SIMUL,ALU,SIALU,ALU,Branch,LoadLoadStore6个执行端口DIV,FPMULFPADDFPShuffleStoreAddressStoreAddressData数据二级(L2)48bytes/cycle填充高速缓存缓冲区数据高速缓存(MLC)32kL1DataCache单元8前端微架构32k一级(L1)指令高速缓存预译码指令队列DecodersDecodersDecoders译码器分支预测单元在处理器内核的指令译码•32KB的8-路组相联指

6、令高速缓存•4个译码器,多达每个时钟周期4条指令(4指令/周期)•微融合(Micro-Fusion)–把多条指令事件打包为一条“微操作”•宏融合(Macro-Fusion)–把多对指令融合为一条复杂的“微操作”•译码流水线支持每个时钟周期16个字节9新的设计:译码微操作高速缓存32k一级(L1)指令高速缓存预译码指令队列DecodersDecodersDecoders译码器分支预测单元译码微操作高速缓存~1.5K条微操作增加了一个译码微操作高速缓存•一个用于微操作的0级(L0)指令高速缓存,代替了指令字节–对于大多数应用高达~80%的命中率•更高的指令带宽和更低的延迟–译码高速缓存可以在每个时

7、钟周期递送32字节更多时钟周期可以保持每个周期4条指令(4指令/周期)–能够‘缝合’控制流程间的分支10新的分支预测单元32k一级(L1)指令高速缓存预译码指令队列DecodersDecodersDecoders译码器分支预测单元译码微操作高速缓存~1.5K条微操作重新打造的全新分支预测器•为多数目标提供两倍的预测能力•为历史操作提供更加有效的存储•为数相关的操作保有更长的历史记录11Sandy

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。