多核处理器硅后调试技术研究最新进展

多核处理器硅后调试技术研究最新进展

ID:15343206

大小:1.28 MB

页数:4页

时间:2018-08-02

多核处理器硅后调试技术研究最新进展_第1页
多核处理器硅后调试技术研究最新进展_第2页
多核处理器硅后调试技术研究最新进展_第3页
多核处理器硅后调试技术研究最新进展_第4页
资源描述:

《多核处理器硅后调试技术研究最新进展》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第30卷第2期计算机应用研究Vol30No22013年2月ApplicationResearchofComputersFeb2013多核处理器硅后调试技术研究最新进展12高建良,韩银和(1.中南大学信息科学与工程学院,长沙410083;2.中国科学院计算技术研究所,北京100190)摘要:针对多核处理器硅后调试技术进行综述和分析。首先,介绍了多核处理器硅后调试技术面临的困难,特别是非确定性错误带来的新挑战;然后,概括介绍了国内外多核处理器硅后调试研究的最新进展,并分析了已有方法存在的问题

2、;最后,对多核处理器硅后调试研究热点和趋势进行了分析,并指出该领域未来可能的研究方向。关键词:多核处理器;硅后调试;非确定性错误中图分类号:TP391.41文献标志码:A文章编号:10013695(2013)02032104doi:10.3969/j.issn.10013695.2013.02.001Surveyonpostsilicondebugformulticoreprocessor12GAOJianliang,HANYinhe(1.SchoolofInformationS

3、cience&Engineering,CentralSouthUniversity,Changsha410083,China;2.InstituteofComputingTechnology,ChineseAcademyofSciences,Beijing100190,China)Abstract:Thispapersurveyedthepostsilicondebugofuncertainbugsinmulticoreprocessor.Firstly,itpresentedthechal

4、lengesofdebuggingmulticoreprocessor,especiallyforuncertainbugs.Then,itintroducedandanalyzedthestateoftheartsolutionsforpostsilicondebugindetail.Furthermore,itdiscussedtheadvantagesanddisadvantagesoftheexistingmethods.Finally,itconcludedthehotto

5、picsofthecurrentresearchandalsopresentedthefuturedirections.Keywords:multicoreprocessor;postsilicondebug;uncertainbug硅后阶段的错误随之增多。图1为Intel公司五款处理器发!研究背景现的设计错误分布情况。2000—2005年平均每月发现12[8]个错误,而2006—2008年平均每月发现35个错误,而且集成电路在流片前主要通过硅前验证(presiliconverific

6、a这其中还未包括电气错误。近年来,多核处理器已经成为处tion)来保证正确性,而流片后则通过硅后调试(postsiliconde理器体系结构新一轮变革的主流方向。而多核处理器的调bug)进一步保证芯片的正确性。经过多年的研究与应用,硅前试受限于对设计内部状态的观测不透明性和不确定性因素,[1]验证为集成电路的正确性提供了强大的支持。但是随着集所面临的调试困难非常之大,如Intel公司有超过三分之一的成新体系结构的提出、电路规模的增大以及验证时间的制约,[9]成本花费在硅后调试上。仅通过硅前

7、验证越来越难以保证在流片前发现所有的错误(bug)。而且,随着制造工艺的发展,芯片中的电气错误难以[2]避免,这也是硅前验证无法处理的。集成电路调试就是在硅后阶段发现并定位遗留在芯片中的错误以保证量产芯片的正确性。随着工艺的发展和设计复杂度的增加,硅后调试在集成电路设计中越来越受到重视。对于一款新设计的芯片而言,[3]硅后调试已经占到开发周期的35%以上。尽管如此,还是[4]有错误未被发现而进入量产芯片之中,则会造成巨大损失。例如2011年1月Intel公司就曾宣布全球范围内召回一款存[5]在错

8、误的芯片组。因此,研究更有效的调试技术已经成为目前,内部信号的可观测性是多核处理器调试面临的最大集成电路发展的迫切需要。挑战之一,而非确定性错误是导致可观测性差的一个重要因作为一种复杂的集成电路芯片,多核处理器同样受到了素。非确定性错误是指触发时间、空间和效果具有不确定性的[6]验证的困扰。随着多核处理器规模越来越大,功能和结构错误,在调试中表现为难以重现甚至无法重现。多核处理器的[7]日益复杂,硅后调试也面临着更大的挑战。单位面积上晶并行环境十分复杂,系统不确定因素非常多,如各种I/O操作、体

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。