11 microblaze软核处理器在dab发射机中的应用

11 microblaze软核处理器在dab发射机中的应用

ID:15328619

大小:2.20 MB

页数:4页

时间:2018-08-02

11 microblaze软核处理器在dab发射机中的应用_第1页
11 microblaze软核处理器在dab发射机中的应用_第2页
11 microblaze软核处理器在dab发射机中的应用_第3页
11 microblaze软核处理器在dab发射机中的应用_第4页
资源描述:

《11 microblaze软核处理器在dab发射机中的应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、赛灵思FPGA创新应用征文竞赛专栏MicroBlaze软核处理器在DAB发射机中的应用ApplicationoftheMicroBlazeSoftProcessorinDABTransmitter朱伟杰朱万经陆探电子科技大学电子工程学院(四川成都611731)摘要:讨论了MicroBlaze处理器对DAB发射机中DAC和PLL芯片的控制以及PC与MicroBlaze软核的通信,最终实现了基于PC和FPGA的III波段DAB发射机设计。关键词:MicroBlaze软核;可编程片上系统;FSL总线;DAB发射机DOI:10.3969/j.issn.1005

2、-5517.2011.07.016本文于2011年7月23日收到。朱伟杰:硕士生,主要研究领域为嵌入式系统设计和数字信号处理。引言MicroBlaze软核处理器的构建MicroBlaze嵌入式处理器软核是MicroBlaze软核可以嵌入在Virtex-图1MircoBlaze结构框图Xilinx公司推出的基于FPGA的微处理II/4/5/6和Spartan-II/3等系列FPGA器PlatformStudio)为MicroBlaze提供了器,它采用32位精简指令集(RISC)哈件中,与其他外设IP核及用户的IP集成开发环境。基于XilinxML605开

3、佛总线架构,具有运行速度快、占用核一起构成片上系统(SoC)。用户可发套件,利用XPS软件,本文配置的资源少、可配置性强等优点。借助以根据其需要量身定制MicroBlaze软MicroBlaze结构框图如图1所示。各模[2]XilinxEDK(嵌入式开发套件),用户核,SoC技术有效降低了系统功耗,块和连接总线介绍如下。可以灵活地选择外设、存储器和接口减少产品设计复杂性和开发成本。●SRSE用户自定义IP核:基于[3]特性等组合,从而利用单个FPGA以MicroBlaze软核的开发流程主要分为XilinxVirtexPCIE2.0集成块和DMA[4]最

4、低的成本实现可编程片上系统。三个步骤:首先要搭建底层的硬件平控制器的PCIExpress总线驱动,实数字音频广播(DAB)是继调幅、台,包括构建MicroBlaze处理器,根现PC与FPGA之间数据和命令传输,调频广播之后的第三代广播技术,与据需要开发用户自定义IP核,将所需其读写速度可达400MB/s。模拟广播相比音质更好、抗干扰性更外设通过片内总线挂载在MicroBlaze●dsp_cw用户自定义IP核:强,频谱利用率更高。采用正交频分处理器上;第二步是软件应用程序的FPGA片上程序,用于实现上位机复用(OFDM)调制方式,具有抗多径开发,包括应用

5、程序代码、库文件以输出的DAB基带信号与DAC输入信干扰的能力,能以很高的频谱利用率及嵌入式操作系统的加载;最后将硬号的格式转换。本文通过MATLAB实现高速数据传输。本文介绍了基于件比特流文件(由VHDL/Verilog语言Simulink调用Xilinx元件库生成VerilogPC和FPGA的DAB发射机设计,详细生成)和软件应用程序(由C语言生成)代码,在硬件描述文件system.mhs中阐述了基于MicroBlaze软核处理器的合并成最终文件并下载到FPGA内运将dsp_cw核与SRSE核相连接。[1]片上系统设计及其在发射机芯片控制行。●块存

6、储器BRAM:FPGA内部方面的应用。XilinxEDK的组件XPS(Xilinx专用存储器模块,用于指令和数据86622011.8www.eepw.com.cn创新应用FPGA用户IP核与MicroBlaze处理器的互连微处理器硬件规范(MHS)描述了系统IP元件、端口、属性、对应参数以及连接,是嵌入式系统硬件[5]部分的主要源文件。XPS软件将它与用户约束文件(.ucf)一起综合到硬件描述语言(HDL)网表文件,用于FPGA的布局布线。本设计的硬件描述文件system.mhs部分内容如图2所示,图2(a)描图2系统硬件描述文件述了SRSE用户自定义

7、IP核,参数部分描述了例化名和硬件版本号,总线部分描述了该IP核通过fsl_v20总线与MicroBlaze软核相连;图3DAB发射机实现框图图2(b)描述了整个片上系统与FPGA硬件相连接的信号以及信号方向和线宽,这些端口在用户约束文件(.ucf)中与图4上位机与MicroBlaze通信的原理框图FPGA管脚相连接;图2(c)描述了dsp_cw用户的高速缓存。线(fsl_0/1)实现SRSE定制IP核与自定义IP核的属性。硬件描述文件●微处理器调试模块MDM:通MicroBlaze软核间命令的传输。MHS中信号名(PORT语句,等号右过JTAG接口来

8、调试微处理器系统,●数据本地存储器总线边)是可以任意取的,如果相同表示通过XilinxP2P总

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。