m序列发生器的设计与实现毕业论文

《m序列发生器的设计与实现毕业论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、1引言本文的主要内容是移位寄存器74LS194的研究和m序列码发生器的产生原理以及基于MAX+PLUSII、Protel99SE软件的实现。m序列码发生器的产生原理和实现是CDMA通信中的核心，具有重要的理论价值和广阔的应用前景。文中基于对74LS194移位寄存器的研究，对伪随机序列的特性及对m序列发生器的结构进行了分析，运用MAX+PLUSII的模拟仿真和Protel99SE进行印刷电路板设计，验证其正确性，最终产生m序列码。1.1研究此课题的目的伪随机序列系列具有良好的随机性和接近于白噪声的相关函数，并且有预先的可确定性和可重复性。这些特性使得伪随机

2、序列得到了广泛的应用。1.2伪随机序列的应用和意义1.2.1在通信加密中的应用m序列自相关性较好，容易产生和复制，而且具有伪随机性，利用m序列加密数字信号使加密后的信号在携带原始信息的同时具有伪噪声的特点，以达到在信号传输的过程中隐藏信息的目的；在信号接收端，再次利用m序列加以解密，恢复出原始信号[1]。1.2.2在雷达信号设计中的应用近年兴起的扩展频谱雷达所采用的信号是已调制的具有类似噪声性质的伪随机序列，它具有很高的距离分辨力和速度分辨力。这种雷达的接收机采用相关解调的方式工作，能够在低信噪比的条件下工作，同时具有很强的抗干扰能力。该型雷达实质上是一

3、种连续波雷达，具有低截获概率性，是一种体制新、性能高、适应现代高技术战争需要的雷达。采用伪随机序列作为发射信号的雷达系统具有许多突出的优点。首先，它是一种连续波雷达，可以较好地利用发射机的功率。其次，它在一定的信噪比时，能够达到很好的测量精度，保证测量的单值性，比单脉冲雷达具有更高的距离分辨力和速度分辨力。最后，它具有较强的抗干扰能第32页共33页力，敌方要干扰这种宽带雷达信号，将比干扰普通的雷达信号困难得多[2]。1.2.3在通信系统中的应用伪随机序列是一种貌似随机，实际上是有规律的周期性二进制序列，具有类似噪声序列的性质，在CDMA中，地址码都是从伪

4、随机序列中选取的，在CDMA中使用一种最易实现的伪随机序列：m序列，利用m序列不同相位来区分不同用户；为了数据安全，在CDMA的寻呼信道和正向业务信道中使用了数据掩码（即数据扰乱）技术，其方法是用长度为2的42次方减1的m序列用于对业务信道进行扰码（注意不是扩频），它在分组交织器输出的调制字符上进行，通过交织器输出字符与长码PN码片的二进制模工相加而完成。1.3伪随机序列研究现状迄今为止，人们获得的伪随机序列仍主要是PC（相控）序列，移位寄存器序列（m和M序列），Gold序列，GMW序列，级联GMW序列，Kasami序列，Bent序列，No序列。其中m序

5、列是最有名和最简单的,也是研究的最透彻的序列。m序列还是研究其它序列的基础。它序列平衡，有最好的自相关特性，但互相关满足一定条件的族序列数很少(对于本原多项式的阶数小于等于13的m序列，互为优选对的序列数不多于6)，且线性复杂度很小。1.4研究内容首先研究生成序列的反馈移位寄存器、反馈逻辑函数。主要研究它们的生成、随机特性以及相关特性。最后在理论证明的基础上应用QuartusII仿真验证它们的正确性并仿真作出m序列相关特性图形，用PROTEL99SE绘制原理图及PCB图。第32页共33页2移位寄存器2.1移位寄存器概述移位寄存器是数字系统中的重要逻辑部件

6、，具有移位和寄存的功能，简称移存器。移存器从结构上看，是将若干触发器级联起来。按数据输入方式来分，有串行和并行两种；而移位方向，则有左移和右移；按数据输出也有串出和并出之分。商品化通用寄存器可使数据串并出入，并可左右移位，应用灵活方便。为了准确分析移位，正确使用移存器，灵活运用移存器，这一节将做进一步的讨论。在数字系统中，常常要将寄存器中的数码按时钟的节拍向左移或右移一位或多位，能实现这种移位功能的寄存就称为移位寄存器。顾名思义，移位寄存器具有数码的寄存和移位两个功能。若在时钟脉冲的作用下，寄存器的数码向左移动一位，则称左移；若数码依次向右移动一位，成为

7、右移。移位寄存器的每一位也是由触发器组成的，但由于它需要有移位功能，所以每位触发器的输出端与下一位触发器的数据输入端相连接，所有触发器公用一个时钟脉冲，使它们同步工作。但移位寄存器的次态受移位功能的限制，因为寄存器中的触发器只能存储1位二进制数，0或1，所以移位寄存器的次态只能有两种情况。例如，原态为1011，当它右移一位时，若移进的为1，则次态为1101；若移进的为0，次态则为0101[3]。2.2移位寄存器原理移位寄存器可分为单向移位寄存器（单向左移，单向右移）双位移位存寄器寄存器。2.2.14位右移寄存器原理：单向移位寄存器由4个维持阻塞的D触发器

8、组成。4个D触发器共用一个时钟脉冲信号，因此为同步时序逻辑电路。数码由最左边的F