内嵌bram设计lifo堆栈

《内嵌bram设计lifo堆栈》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、深圳大学实验报告课程名称：数字系统现场集成技术实验项目名称：内嵌BRAM设计LIFO堆栈学院：信息工程学院专业：集成电路设计与集成系统指导教师：报告人：学号：班级：71报告人：学号：班级：实验时间：实验报告提交时间：教务部制一、实验目的：基本要求：该实验为团队协作，2人一个小组。具有先进后出的堆栈功能。此LIFO堆栈具有两个按键（write，read），按下write键后，开始输入数据data0-data3；按下read键后，7段数码管开始倒序显示data3-data0（十进制）。高级要求（可选）：按

2、下write键，VGA显示“Write”字样，并同时显示输入数据；按下read键，VGA显示“Read”字样，并同时显示输出数据。规格说明：1.通过按下write键（异步复位），输入第一个数据，PCB板上的buttons，再次按下write键，第一个数据输入完毕；开始输入第二个数据，再次按下write键，开始输入第三个数据，输入完毕按下write键，开始输入第四个数据，再次按下write键，LED指示灯亮，表示输入数据完毕；2.等检测到read键按下并松开后，开始显示第四个数据，再次按下read键，开始

3、显示第三数据，再次按下read键，开始显示第二个数据，再次按下read键，开始显示第一个数据。71二、实验环境1、windows72、ISE14.43、Nexys2开发板三、开发板VGA介绍Nexys2板子使用10个FPGA信号来建立有8位颜色和两个标准同步信号（HS-行同步，VS-垂直同步）的VGA端口。颜色信号使用电阻分压电路和75欧姆的端接电阻，来建立8个信号级的红色、绿色，及4个信号级的蓝色VGA信号（人眼对蓝色级不敏感）。图1.7给出了VGA接口的电路图。使用这个电路能显示256种不同的颜色。

4、必须在FPGA内使用正确的时序来驱动同步和颜色信号。四、VGA简介VGA彩色显示器，彩色是由R、G、B（红、绿、蓝）三基色组成，CRT用逐行扫描方式实现图像显示，由VGA控制模块产生的水平同步信号(HS)和垂直同步信号(VS)控制阴极射线枪产生的电子束，打在涂有荧光粉的荧光屏上，产生R、G、B三基色，合成一个彩色像素。扫描从屏幕的左上方开始，由左至右，由上到下，逐行进行扫描，每扫完一行，电子束回到屏幕下一行的起始位置，在回扫期间，CRT对电子束进行消隐，每行结束是用行同步信号HS进行行同步；扫描完所有行

5、，再由场同步信号VS进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。显示需要R，G，B，Hsync(行同步)，Vsync(帧同步)五个信号输出到显示器，本设计按照VGA工业标准输出640*480@60Hz.对应的时序如下：71图1VGA接口信号基本时序图图2FPGA板上的VGA接口71图3VGA(640*480@60Hz)时序图VGA显示的设计模块为：说明：设计中FPGA板的VGA接口将R，G，B分别设为定义为2位，3位，3位，例如显示红色RGB可以输出为11000000,绿色输

6、出为00111000，蓝色输出为00000111.表125MHz640*480@60Hz模式下VGA的时序71三、ASM图lifo的控制状态图为：图5.1lifo控制状态图图中的cnt为写进BRAM中的个数，所以减去1就是BRAM中的地址，write和read的信号是按键的经处理后的脉冲。71三、代码顶层模块包括10个模块，分别为分频div_clk、倍频模块clkf、按键采样或消抖sf、电平转脉冲模块psp、脉冲时间拉长模块psp、lifo堆栈模块lifo、数码管显示模块seg7display、时序产生

7、模块video_signal_gen、算法显示模块disp_alg、算法显示模块2disp_alg2，其中分频模块有3个，分别输出25MHz、2Hz、1kHz的时钟，25MHz是给video_signal_gen模块产生行时序和场时序的，2Hz是控制Write和Read字缩小动的时间，1kHz是按键扫描、数码管显示，倍频模块产生的时钟clkfx是给psp模块和lifo模块的，div_clk模块和seg7display是用实验一的模块，所以就不写测试代码测试了。1、顶层modulelifo_top(clk

8、_50m,rst_p,key,data,sw,led,hsync,vsync,vga_r,vga_g,71vga_b,an,seg7);inputclk_50m;inputrst_p;input[1:0]key;input[3:0]data;input[3:0]sw;outputreg[7:0]led=8'h00;outputhsync;outputvsync;output[2:0]vga_r;output[2:0]vga_g;output