数电期末总结知识要点

《数电期末总结知识要点》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电路各章知识点第1章逻辑代数基础一、数制和码制1．二进制和十进制、十六进制的相互转换2．补码的表示和计算3．8421码表示二、逻辑代数的运算规则1．逻辑代数的三种基本运算：与、或、非2．逻辑代数的基本公式和常用公式逻辑代数的基本公式（P10）逻辑代数常用公式：吸收律：消去律：多余项定律：反演定律：三、逻辑函数的三种表示方法及其互相转换★逻辑函数的三种表示方法为：真值表、函数式、逻辑图会从这三种中任一种推出其它二种，详见例1-6、例1-7逻辑函数的最小项表示法四、逻辑函数的化简：★1、利用公式法

2、对逻辑函数进行化简2、利用卡诺图队逻辑函数化简3、具有约束条件的逻辑函数化简例1.1利用公式法化简解：9例1.2利用卡诺图化简逻辑函数约束条件为解：函数Y的卡诺图如下：第2章集成门电路一、三极管如开、关状态1、饱和、截止条件：截止：饱和：2、反相器饱和、截止判断二、基本门电路及其逻辑符号★与门、或非门、非门、与非门、OC门、三态门、异或、传输门（详见附表：电气图用图形符号P321）二、门电路的外特性★1、电阻特性：对TTL门电路而言，输入端接电阻时，由于输入电流流过该电阻，会在电阻上产生压降，当电

3、阻大于开门电阻时，相当于逻辑高电平。详见习题【2-7】、【2-11】2、输入短路电流IIS输入端接地时的输入电流叫做输入短路电流IIS。3、输入高电平漏电流IIH9输入端接高电平时输入电流4、输出高电平负载电流IOH5、输出低电平负载电流IOL6、扇出系数NO一个门电路驱动同类门的最大数目。非门的扇出系数：M1=IOL/IIL，M2=IOH/IIH，N=MIN（M1，M2）。第3章组合逻辑电路一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关二、组合逻辑电路的分析方法★三

4、、若干常用组合逻辑电路译码器（74LS138、74LS139）数据选择器（掌握表达式）全加器（真值表分析）四、组合逻辑电路设计方法★1、用门电路设计2、用译码器、数据选择器实现五、集成器件的接联P95图3-28以及P102图3-40例3.1试设计一个三位多数表决电路1、用与非门实现2、用译码器74LS138实现3、用双4选1数据选择器74LS153解：1.逻辑定义设A、B、C为三个输入变量，Y为输出变量。逻辑1表示同意，逻辑0表示不同意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。2.根据题

5、意列出真值表如表3.1所示9表3.13.经化简函数Y的最简与或式为：4.用门电路与非门实现函数Y的与非—与非表达式为：逻辑图如下：5.用3—8译码器74LS138实现由于74LS138为低电平译码，故有由真值表得出Y的最小项表示法为：用74LS138实现的逻辑图如下：96.用双4选1的数据选择器74LS153实现74LS153内含二片双4选1数据选择器，由于该函数Y是三变量函数，故只需用一个4选1即可，如果是4变量函数，则需将二个4选1级连后才能实现74LS153输出的逻辑函数表达式为：三变量多数

6、表决电路Y输出函数为：令则逻辑图如下：第4章集成触发器一、触发器：能储存一位二进制信号的单元二、各类触发器特性方程★RS：JK：D：9T：T'：一、各类触发器动作特点及波形图画法★基本RS触发器：、每一变化对输出均产生影响同步RS触发器：在CP高电平期间R、S变化对输出有影响主从RS触发器：在CP=1期间，主触发器状态随R、S变化CP下降沿，从触发器按主触发器状态翻转主从JK触发器：动作特点和主从型RS类似。在CP=1期间，JK状态应保持不变，否则会产生一次变化。T'触发器：Q是CP的二分频边沿触

7、发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。二、触发器转换D触发器和JK触发器转换成T和T’触发器第5章时序逻辑电路一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。时序逻辑电路由组合逻辑电路和存储电路组成。二、同步时序逻辑电路的分析方法★逻辑图→写出驱动方法→写出特性方程→写出输出方程→画出状态转换图（详见例5-1）。一、典型时序逻辑电路1.移位寄存器及移位寄存器型计数器。2.集成计数器4位同步二进制计数器74LS161：异步清

8、0（低电平），同步置数，CP上升沿计数，功能表见表5-10；4位同步二进制计数器74LS163：同步清0（低电平），同步置数，CP上升沿计数，功能表见表5-11；4位同步十进制计数器74LS160：同74LS161，功能见表5-14；9同步十六进制加/减计数器74LS191：无清0端，只有异步预置端，功能见表5-12；双时钟同步十六进制加减计数器74LS193：有二个时钟CPU，CPD，异步置0（H），异步预置（L），功能见表5-13。一、时序逻辑电路的设计1.用触发器组成同步计数