新第4章.io接口基础

《新第4章.io接口基础》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第4章：I/O接口基础4.1I/O接口的基本概念再好的CPU，如果不配上一定的外部设备而构成一个完备的微机系统，其强大的功能和优越的性能将无法显示出来，因而也就不具有实用价值。那么，外设包括那些东西呢？首先，任何计算机必须有一条接收程序和数据的通道，才能接收“外界”的信息来进行处理，这就必须有输入设备，如键盘、鼠标器、光笔、触摸屏、扫描仪等；其次，微机处理的结果还必须送回给要求进行信息处理的“外界”，这就必须有输出设备，如显示器、打印机、绘图仪、记录仪等。其三，在一些工业控制场合，还需要模/数转换器、数/模转换器、传感器、发

2、光二极管、光电隔离器等。上述这些设备在信息格式、工作速度、驱动方式等方面差别很大，所以不能直接与CPU相连，亦即不能直接接入总线，必须通过接口(Interface)电路连接。I/O(Input/Output,，I/O)接口是CPU与外设之间的桥梁，是用来协助两者完成数据传输的专用电路。图4-1体现了微机系统中总线、接口、外设的关系。读者借助此图能更好地学习理解本章内容。图4-1微型计算机系统4.1.1I/O接口的基本功能微机系统可选用的接口的种类很多，作用各异；各外部设备更是千差万别；总线与外设通信的方式也不一样。但无论哪种

3、接口都是专门为解决CPU与外设之间的速度和时序不匹配、不能协调工作而设置的，它处在总线和外设之间，一般应具有以下基本功能。1.接口对输入/输出数据进行缓冲、隔离和锁存接口必须具备“输入口有三态、输出口能锁存”的特点。2接口有寻址功能：.根据输入的地址信息选择相应的端口一个接口含多个端口，正如一个存储器含多个存储单元一样。端口指I/O接口中可被CPU读/写的寄存器，而外设也接在端口。若某接口具有多个端口，但CPU在某一段时间内只能与一个端口交换信息，因此需要通过接口地址译码对端口进行寻址，以选定CPU所需的端口，只有选中的端口

4、才能与CPU交换信息。此即所谓寻址功能。3.正确控制微机与外设间交换数据的方向，即输入/输出功能。总而言之，接口的功能就是完成微机的数据、地址、控制三总线和外设信号线之间的转换与连接任务。由图4-1可以较好理解此语的含义。4.3可编程并行I/O接口芯片可编程芯片意即该芯片功能多而功能待定义，必须先定义该芯片功能而后才能使用之。定义的方法一般是对该芯片写入所谓控制字，是通过执行一段程序完成这个工作的。“可编程”概念即源于此。计算机在运行过程中，CPU与外设之间有大量的数据交换，在前一节中我们已经知道，完成这些数据交换任务的部件

5、是接口电路。按接口电路数据传送方式可分为并行接口和串行接口两大类。本章以可编程并行接口芯片8255A为例讨论并行接口芯片的结构与应用。并行接口一般具有以下特点：1)通过多根信号线同时传送多位数据。2)并行接口多用于传送距离短，数据量大，速度高的实时传输场合。3)传送时一般不需要特定的数据传送格式。Intel8255A是一种典型的并行接口芯片。虽然它面世的年代有些久远，但在许多领域仍得到了广泛应用；同时从“可编程芯片”的角度来说，它涉及的技术概念较为全面，有利于初涉接口技术的人学习，所以本书仍重点介绍之。4.3.18255A的

6、结构可编程并行接口芯片8255A是Intel公司生产的并行接口芯片的代表产品，具有通用性强、使用灵活、方便、可编程等优点。它本是为Intel系列微处理器设计的配套电路，但也可用于其他微型计算机系统中。8255的外部引脚和内部结构分别如图4-9和4-10所示。图4-10中，8255A由三个数据端口(A、B、C)、A组和B组控制逻辑电路、数据总线缓冲器及读/写控制逻辑等四部分组成。1.数据端口在8255A内部包含了三个8位输入/输出数据端口：端口A、端口B、端口c。端口A和端口B可作为8位的输入/输出端口，端口C既可以作为一个8

7、位的输入/输出端口，又可图4-98255A外部引脚作为两个4位的输入/输出端口(即PC7～PC4和PC3～PC0)。另外，需要特别指出的是端口C不仅可作为输入/输出端口使用，还能配合端口A、端口B工作，作为端口A和端口B的与外设的联络信号。2.端口控制逻辑端口控制逻辑分为A组和B组，各组管理的端口如下：A组：管理端口A及端口C的上半部(PC7～PC4)。B组：管理端口B及端口C的下半部(PC3～PC0)。端口控制逻辑的内部有一个控制字寄存器，用来接收CPU输出的控制命令字。图4-108255A内部结构3.数据总线缓冲器数据总

8、线缓冲器是一个双向三态的8位缓冲器，用于8255A和系统数据总线之间的连接。它在数据交换中起了接口作用。一方面，CPU送出的数据或控制字需经过它传送给外设；另一方面，外设输入的数据也要通过它送给CPU。4.读/写控制逻辑读/写控制逻辑包括：1)读信号：低电平有效，当为低时，CPU读取825