广工计算机组成原理期末考试b卷(杨卫平)

《广工计算机组成原理期末考试b卷(杨卫平)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、广东工业大学成人高等教育考试试卷(开闭卷)(AB卷)学号：姓名：考试地点：座位号：装订线课程名称:计算机组成原理与汇编语言课程代码：成绩：专业班级：考试时间:第周星期(年月日)题号一二三四五总分得分评分人一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．通用寄存器属于____部分。A．运算器B．控制器C．存储器D．I/O接口2．关于数据表示和编码，下列说法正确的是____。A.奇偶校验码是一种功能很强的检错纠错码B.在计算机中用无符号数来表示内存地址C.原码、补码和移码的符号编码规则相同D.用拼音从键盘上敲入汉字时，使用的拼

2、音码是汉字的字模码3．若x补=0.1101010，则x原=____。A．1.0010101B．1.0010110C．0.0010110D．0.11010104．在cache的下列映射方式中，无需考虑替换策略的是____。A.全相联映射B.组相联映射C.段相联映射D.直接映射5．以下四种类型的二地址指令中，执行时间最短的是____。A.RR型B.RS型C.SS型D.SR型6．下列关于立即寻址方式操作数所在位置的说法正确的是____。A.操作数在指令中B.操作数在寄存器中广东工业大学成人高等教育试卷用纸，共5页，第5页C.操作数地址在寄存器D.操

3、作数地址（主存）在指令中1．微程序控制器中，机器指令与微指令的关系是____。A．每一条机器指令由一条微指令来执行B．一段机器指令组成的程序可由一条微指令来执行C．每一条机器指令由一段用微指令编成的微程序来解释执行D．一条微指令由若干条机器指令组成2．下面有关总线的叙述，正确的是____。A.单总线结构中，访存和访问外设主要是通过地址来区分的B.对电路故障最敏感的仲裁方式是独立请求方式C.系统总线连接CPU和内存，而PCI总线则连接各种低速I/O设备D.同步定时适用于各功能模块存取时间相差很大的情况3．若磁盘的转速提高一倍，则____。A．平

4、均存取时间减半B．平均找道时间减半C．平均等待时间减半D．存储密度可以提高一倍10．为了便于实现多级中断，保存现场信息最有效的方法是采用____。A.通用寄存器B.堆栈C.存储器D.外存二．填空题（下列每小题2分，共20分）1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常由、一般机器级、、汇编语言级和高级语言级组成。2．有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示，则它所能表示的最小规格化负数为。3．某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为5

5、0ns，某程序需要连续读出地址为1000～1011的4个字，则所需时间为。4．在相对寻址方式中，操作数的有效地址等于的内容加上指令中的形式地址D。5．不同的计算机有不同的指令系统，“RISC”表示的意思是。6．某CPU微程序控制器控存容量为512×20位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为和位。7．CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个广东工业大学成人高等教育试卷用纸，共5页，第5页来表示，而后者又包含有若干个时钟周期。一．计算题（每小题8分，共24分）1．已知X=0.1001

6、和Y=－0.1111,用变形补码计算X+Y和X-Y,同时指出运算结果是否溢出。2．CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。3．某指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）和写回寄存器堆（WB）5个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和60ns。今有40条指令流过此流水线，试求流水线的时钟周期和加速比。二．问答题（每小题6分，共12分）广东

7、工业大学成人高等教育试卷用纸，共5页，第5页1．冯.诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？2．计算机浮点加减运算的基本步骤。二．综合题（每小题12分，共24分）1．有一个具有20位地址和32位字长的存储器，由256K×8位DRAM芯片构成。问1）该存储器能存储多少个字节的信息？(4分)2）总共需要多少DRAM芯片？需要多少位地址作芯片选择？(4分)3）画出该存储器的组成逻辑框图。(4分)2．指出下面程序中是否有数据相关？如果有请指出是何种数据相关，并作简要说明。广东工业大学成人高等教育试卷用纸，共5页，第5页1）I1SU

8、BR1，R2，R3；（R2）-（R3）→R1I2ADDR5，R4，R1；（R4）+（R1）→R52）I3MULR3，R1，R2；（R1）×（R2）→R3I4ADDR