数字电路实验芯片引脚图

《数字电路实验芯片引脚图》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路实验一、芯片引脚图88真值表：输入管脚输出管脚SERSCKSCLRRCKOEXXXXHQA—QH输出高阻XXXXLQA—QH输出有效值XXLXX移位寄存器清零L上沿HXX移位寄存器存储LH上沿HXX移位寄存器存储HX下沿HXX移位寄存器状态保持XXX上沿X输出存储器锁存移位寄存器中的状态值XXX下沿X输出存储器状态保持88二、组合逻辑电路实验设计题1．举重比赛有3个裁判，一个主裁判A和两个辅裁判B和C，杠铃完全举上的裁决由每个裁判按下自己的按键来决定。当3个裁判判为成功或两个裁判（其中一个为主裁判）判为

2、成功则成功绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。2．设输入数据为4位二进制数，当该数据能被3整除时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。3．设输入数据为4位二进制数，当该数据能被5整除时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。4．试设计一个四人表决器，当四个人中有3个人或4个人赞成时绿灯亮表示建议被通过，否则红灯亮表示建议被否决。试用74LS151设计此逻辑电路。5．设输入数据为4位二进制数，设计由此二进制数决定的偶校验逻辑电路，

3、即当此二进制数中有偶数个1时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。。6．某楼道内住着A、B、C、D四户人家，楼道顶上有一盏路灯。请设计一个控制电路，要求A、B、C、D都能在自己的家中独立地控制这盏路灯。试用74LS151设计此逻辑电路。7．用74LS151实现一个函数发生器，其功能是：当S1S0=00时，Y=AB；当S1S0=01时，Y=A+B；当S1S0=10时，Y=AB；当S1S0=11时，Y=。试用74LS151设计此逻辑电路。8．试用两片74LS151实现16选1数据选择器。

4、三、时序逻辑电路实验设计题1．用十进制计数－译码器CC4017设计一个8盏灯的流水灯电路。2．用74LS161设计一个12进制的加1计数器。其代码转换图为：0000→0001→0010→…→1011循环。每循环一次产生一个进位脉冲。3．用74LS161设计一个12进制的加1计数器。其代码转换图为：0100→0101→0110→…→1111循环。每循环一次产生一个进位脉冲。4．用74LS161设计一个10进制的加1计数器。其代码转换图为：0000→0001→0010→…→1001循环。每循环一次产生一个进位脉冲。

5、5．用74LS161设计一个12进制的加1计数器。其代码转换图为：0110→0111→1000→…→1111循环。每循环一次产生一个进位脉冲。86．用74LS161设计一个9进制的加1计数器。其代码转换图为：0000→0001→0010→…→1000循环。每循环一次产生一个进位脉冲。7．用74LS161设计一个9进制的加1计数器。其代码转换图为：0111→1000→1001→…→1111循环。每循环一次产生一个进位脉冲。8．用两片74LS161设计一个72进制的加1计数器。其代码转换图为：00000000→00

6、000001→00000010→…→01001000循环。每循环一次产生一个进位脉冲。9．用两片74LS161设计一个132进制的加1计数器。00000000→00000001→00000010→…→1000100循环。每循环一次产生一个进位脉冲。10．用两片74LS161设计一个加1计数器。其代码转换图为：00110101→00110110→00110111→…→11111111循环。每循环一次产生一个进位脉冲。11．用两片74LS161设计一个加1计数器。其代码转换图为：11000110→11000111→

7、11001000→…→11111111循环。每循环一次产生一个进位脉冲。12．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号10110111。13．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号1010011。14．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号110010。15．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号10

8、101。16．用优先编码器74LS148和同步加1计数器74LS161设计任意进制计数器电路。17．用优先编码器74LS148和同步加1计数器74LS161设计一个可控分频器。四、VHDL语言编程1．文本输入方法的设计①为设计项目建立文件夹②编辑源程序并存盘。③将设计项目设置为工程文件。④选择目标器件⑤编译工程文件⑥时序仿真，将波形文件存盘。⑦引脚锁定，锁定后重新编译设计项目。⑧编程下