锁相环的电路组成、器件参数及工作原理

《锁相环的电路组成、器件参数及工作原理》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、摘要：简单介绍了锁相环电路的基本概念及原理，以通用型集成锁相环4046为例主要介绍了锁相环的电路组成、器件参数及工作原理，并对COMS集成锁相环CC4046的应用做了简单研究。关键词：锁相环鉴相器压控振荡器1引言锁相环作为一种重要的功能电路在通信、导航、控制、仪器仪表等领域得到了广泛的应用。20世纪70年代以后随着集成电路技术的飞速发展，出现了多种型号的集成锁相环产品，其中模拟式集成锁相环以NE/SE560系列最为常用，COMS集成锁相环CD/CC4046最具代表性。两者基本原理相同，区别在于前者的鉴相器由模拟电路组

2、成，而后者由逻辑电路组成。2锁相环的基本概念所谓锁相，就是相位同步的自动控制。完成两个信号间相位同步的自动控制系统的环路叫做锁相环，也称PLL（PhaseLockedLoop)。最典型的锁相环由鉴相器（PhaseDetector）,环路滤波器（LoopFilter）,压控振荡器（VoltageControlledOscillator）三部分组成，如图1所示。图1PLL功能框图其中，鉴相器相位比较作用，其输出电压反映两个输入信号间的相位差（与频率之差成线性关系）的大小。该电路通过具有低通特性的环路滤波器后，建立起一个平

3、均电压，作用于VCO的控制输入端，VCO的振荡频率则由其控制电压的大小决定，当控制电压=0时，对应的振荡频率称为VCO的固有频率。整个环路根据负反馈的原理构成，鉴相器的输出电压总是朝着减小VCO振荡频率与输入信号之差的方向变化，直到VCO振荡频率与输入信号频率获得一致，当这种情况出现时，称VCO的频率锁定于输入信号的频率或简称锁定。环路由失锁状态进入锁定状态的过程称为捕捉过程。在捕捉过程中，VCO振荡频率逐渐趋同于输入信号频率的现象，称作频率牵引。在频率牵引过程中，环路有能力自行锁定的最大输入信号频率范围称为捕捉频带

4、或简称捕捉带，它是反映捕捉能力优劣的一个重要指标。另一方面，环路锁定后，VCO的振荡频率自动跟踪输入信号频率的变化并能维持锁定的最大频率变化范围称为环路的跟踪频带或简称同步带，它是反映跟踪性能优劣的一个重要指标。锁相环由起始的失锁状态到最终的锁定状态所允许的输入信号频率范围定义为频率捕捉范围；锁相环始终处于锁定状态所允许的输入信号频率范围定义为频率锁定范围。对应于图1锁相环框图的基本原理电路如图2所示。图2锁相环原理电路图图中运算放大器A₁,A₂构成压控振荡器，实现V/F变换。模拟乘法器被用作鉴相器，与由,C₂,及A

5、₃构成的环路滤波器实现F/V变换。两者按照负反馈调节原理构成闭合环路，使输出信号在一定范围内跟踪输入信号的频率变化，并保持相位同步。3．通用型CMOS锁相环4046集成锁相环有通用型和专用型两个系列，本文以广泛应用的通用型集成锁相环4046为典型，介绍集成锁相环的电路组成、器件参数及应用。COMS4046锁相环在信号处理和数字系统中得到广泛应用，如可用于频率调制、频率制定、时钟同步和频率合成的方面。它是由COMS电路构成的多功能单片集成锁相环，具有功耗低、输入阻抗高、电源电压范围宽等优点。3.14046锁相环电路的基

6、本组成和基本原理锁相环4046的组成如图3所示。外引脚线排列如图4所示。与其他锁相环不同的是4046具有两个可选用的鉴相器PDⅠ和PDⅡ，相位比较器Ⅰ（PDⅠ）是一个异或门适用于输入信号中噪声分量较多、信噪比较低的场合，但要求输入信号具有50%的占空比。当无信号或噪声信号输入时，异或门输出的平均电压等于/2,经低通滤波器后送到VCO输入端9，使VCO在中心频率上起振；PDⅡ有四个触发器、控制门和三态输出电路组成；是边缘触发工作方式的鉴相器，因而对输入信号占空比无特定的要求，但PDⅡ的信噪比容限不如PDⅠ高。输入信号只

7、要求复合COMS逻辑电平要求，便可由引脚14直接介入，其逻辑“0”电平为（-）的30%以下，其逻辑“1”电平为（-）的70%以上。对于较小幅度的输入信号，必须经过电容耦合输入。输入信号经高输入阻抗放大器连接PDⅠ和PDⅡ的输入端，PDⅠ和PDⅡ的另一输入端则连接引脚3，作为比较信号输入端接入来自引脚4的VCO输入信号。鉴相结果在引脚2和引脚13上同时送出可在两者中择一使用。引脚1上将给出反映锁相环工作状态的指示信号，高电平表示环路已锁定。检测这一指示信号可随时掌握锁相环的工作状态，给实际应用带来方便。环路低通滤波器的

8、功能可通过外接R₃、C₃实现，滤波后的电压经引脚9接VCO的控制输入端上，同时还经由源极输出器组成的电压跟随器A₂从引脚10输出。R₁、R₂、C₁是VCO要求的外接元件。引脚5是禁止输入端，加高点平时禁止VCO和A₂工作。4046集成器件可由内部稳压管提供基准电压UZ（典型值为5.4V），但稳压管的限流电阻需经引脚15外接。图3PLL组成框图图