计算机组成原理 课程设计

《计算机组成原理 课程设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理课程设计报告姓名：班级：学号：指导老师：二〇一一年12月21日目录目录2第一章课设任务概述31.1课设目的31.2课设任务3第二章课设内容42.1指令的执行流程42.21题一42.22题二42.23题三52.2存储器52.21题四52.3运算器62.31题五62.4硬件系统组成82.41题六8第三章个人总结11第四章参考文献12第一章课设任务概述1.1课设目的通过课程设计，掌握计算机硬件的基本工作原理，并能利用所学知识，完成课设内容。理解计算机基本构造以及微观操作。对指令在计算机内部的执行过程进行深入了解，掌握存储

2、器中的地址变换等。1.2课设任务1.21参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程；（1）累加器内容完成“异或”运算“异或”指令的指令格式操作码DRSR（2）把一个内存单元中的内容读到所选择的一个累加器中。操作码DRSR(3)以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号mod5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移），其指令格式如下：助记符机器指令码说明JMPaddr01000000×

3、×××addràPC1.22某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM区域，现在用几个SRAM芯片（8K×8位）形成一个16K×16位的RAM区域，起始地址为2000H。假设SRAM芯片有CS和WE控制端，CPU地址总线A15——A0，数据总线为D15——D0，控制信号为R/W（读/写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：满足已知条件的存储器，画出地址码方案。（2）画出ROM与RAM同CPU连接图。1.23设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流

4、程图）1.24了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。1.25简单的类MIPS多周期流水线处理器的实现实验。（807机房）第二章课设内容2.1指令的执行流程参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程2.21题一累加器内容完成“异或”运算“异或”指令的指令格式操作码DRSRDR:目标寄存器SR：源寄存器这条指令实现将目标寄存器DR的内容与原寄存器SR的内容相加并将结果存入目标寄存器DR的功能。1、取指周期：T1：AR<—PC；将PC的内容传给ART2：

5、DR<—M；由AR规定的存储单元的内容（当前指令）传送到DRPC<—PC+I；PC内容加I形成下条指令地址，I为指令长度T3:IR<—DR；DR的内容传送到IR2、执行周期：T1：Y<—SR；将SR中的数据传送到暂存器Y中T2：Z<—AC+Y；AC（累加器）中数据与Y中数据加载至ALU做加法，结果暂存于Z中T3:AC<—Z；将暂存器Z的内容传送到AC中2.22题二把一个内存单元中的内容读到所选择的一个累加器中。操作码DRSR1、取值周期：T1：AR<—PC；将PC的内容传给ART2：DR<—M；由AR规定的存储单元的内容（当前指

6、令）传送到DRPC<—PC+I；PC内容加I形成下条指令地址，I为指令长度T3:IR<—DR；DR的内容传送到IR2、执行周期：T1：M<—AR；将AR的内容通过地址总线传给MDR<—M；将M内存单元的内容通过数据总线传给DR（缓冲寄存器）AC<—DR；将DR中的数据传送到AC（累加器）中2.23题三以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号mod5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移），其指令格式如下：助记符机器指令码说明JMPadd

7、r01000000××××addràPC这是无条件跳转指令，实现将程序执行地址从当前跳转指令所在位置转移到存储器地址为addr处。1、取指周期：T1：AR<—PC；将PC的内容传给ART2：DR<—M；由AR规定的存储单元的内容（当前指令）传送到DRPC<—PC+I；PC内容加I形成下条指令地址，I为指令长度T3:IR<—DR；DR的内容传送到IR2、执行周期：T1：PC<—IR（地址字段）；将指令中的存储器地址addr传送到PC，IR（地址字段）=addr2.2存储器2.21题四某机器中，已知配有一个地址空间为(0000—1F

8、FF)16的ROM区域，现在用几个SRAM芯片（8K×8位）形成一个16K×16位的RAM区域，起始地址为2000H。假设SRAM芯片有CS和WE控制端，CPU地址总线A15——A0，数据总线为D15——D0，控制信号为R/W（读/写），MREQ（当存储器读或写