课程设计(综合实验)任务书格式

《课程设计(综合实验)任务书格式》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子专业《EDA》课程设计任务书一、目的与要求1．正文为宋体，五号字行间距为211．1------------二、主要内容1．正文为宋体，五号字行间距为211．1------------三、进度计划序号设计(实验)内容完成时间备注1234四、设计（实验）成果要求1．正文为宋体，五号字行间距为211．1------------五、考核方式1．正文为宋体，五号字行间距为211．1------------注：根据课程设计、综合实验的内容将标题任选其一。学生姓名：指导教师：年月日题目一电子琴乐器演奏电路设计(学号1-14)一、实验前准备本实验例子使用独立扩展下载板E

2、P1K10_30_50_100QC208(芯片为EP1K100QC208)。EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V；EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于“电源模块”的说明。二、实验目的学习并掌握应用电子琴乐器演奏电路设计原理、分析和测试方法。三、

3、实验原理乐曲演奏电路实现原理概括起来有二个要素：一是产生音符发音的频率，二是频率值的时间控制。具体原理分析如下：1、音符的频率是通过一个数控分频器来获得，其数控分频器的时钟输入端输入一个较高的频率12MHz，通过ORGAN模块的ORGAN_OUT输出，由于数控分频得到的信号脉宽较窄，为了有利于驱动扬声器，需另加一个D触发器以均衡其占空比，这时的频率输出为原来的二分之一。音乐频率的输出将决定每一音符的音调，其预置值与输入的音乐代码有一一对应关系。如：MUSIC_CODE为2时对应的音乐频率输出值为912。2、音符的持续时间须跟乐曲的速度和每个音符的节拍数来确定

4、。MUSIC_FREQ模块功能首先是为SPEAKER模块提供决定所发音符的分频预置数，而此数在SPEAKER模块输入口停留的时间即为音符的节拍值。在MUSIC_FREQ模块中提供四组乐曲简谱码，并且含有对应的分频预置数查表电路。四、实验内容用VHDL构成一个音符频率产生模块；用VHDL设计一个发声模块；最后写出顶层文件。五、实验要求1、使用VHDL语言实现上述模块2、编译、下载、验证。题目二、动态显示8位二进制乘法器的实现（15-28）一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。ED

5、APRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V；EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于“电源模块”的说明。二、实验目的学习并掌握应用8位二进制乘法器的原理、设计、分析和测试方法三、实验原理纯组合逻辑电路构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难于实

6、现宽位乘法器，这里介绍由8位二进制加法器来组成的时序方式组成的8位二进制乘法器，具有一定的实用价值，其乘法原理是乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，如为1则乘数左移后与上次的和相加，如为0则左移后以全0相加，直至被乘数的最高位。一、实验内容利用4位数码管、5个按键及CPLD，设计一个8位二进制乘法器二、实验要求1、用VHDL语言分别设计一个操作控制模块、8位移位控制模块、与操作控制模块、8位带进位位加法模块、16位锁存器。2、利用VHDL语言写出由上述文件所构成的顶层文件。题目三电梯控制的实现（28-42）一、实验前准备本实验例子使用独立扩

7、展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V；EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于“电源模块”的说明。把“8位数字开关组(A)”的拨码开关8个位SW1～SW8拨至“O

8、FF”位置。二、实验目的用VHDL语言设计模拟二个楼