《微机系统与接口技术》复习要点

《微机系统与接口技术》复习要点

ID:14416805

大小:44.50 KB

页数:9页

时间:2018-07-28

《微机系统与接口技术》复习要点_第1页
《微机系统与接口技术》复习要点_第2页
《微机系统与接口技术》复习要点_第3页
《微机系统与接口技术》复习要点_第4页
《微机系统与接口技术》复习要点_第5页
资源描述:

《《微机系统与接口技术》复习要点》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、《微机系统与接口技术》复习要点第二章微处理器80486的内部结构总线接口,指令预取,指令译码,控制,整数,分段,分页,浮点和Cache部件2.2Pentium的内部结构特点l指令和数据Cache分开l指令Cache,TLB,预取缓冲器,BTB,指令译码,控制,控制ROM,两条流水线(U,V流水线)l超标量结构的整数部件l流水线式的浮点部件l4KB,4MB的页面l数据整合和出错检测l调试和测试2.332位CPU的寄存器组通用REG:EAX.EBX,ECX,EDX,ESI,EDI,EBP,ESP段REG和描述符REG:CS,SS,DS,E

2、S,FS,GS及其段Cache中描述符RIP和EIP:16/32位操作,实模式和VM8086/保护模式EFLAGS:IDVIPVIFACVMRFNTIOPLOFDEIFTFSFZFAFPFCF控制REG:CR0,CR1,CR2,CR3,CR4第9页共9页系统地址REG:GDTR,IDTR,,TR,LDTR调试REG:DR0,DR1,DR2,DR3,DR4,DR5,DR6,DR7测试REG:TR0,TR1,TR2,TR3,TR4,TR5,TR6,TR7模型专用REG:02H~0EH:TR1~TR12,RDMSRWRMSR00-01H:机

3、器检查地址和类型,10H~13H:性能监测2.4实地址模式80486的复位pentium的复位,RESET:寄存器和引脚的状态内部自测试INIT2.5保护模式选择符:Index,TI,RPL段描述符:代码段和数据段(堆栈段,一般数据段)系统描述符:各种类型:LDT描述符,TSS描述符中断描述符:调用门,任务门,中断门,异常门;门描述符描述符表:GDT,LDT,IDT保护:特权级,存储器,OS的保护和保护模式的转子返回2.6虚拟8086模式与实模式及保护模式的区别进入和退出2.7工作模式的转换:2.8中断与异常的类型、向量号、描述符表2

4、.9实模式下中断处理序列第9页共9页2.10保护模式下的中断处理,堆栈结构,特权保护,错误代码通过中断门和异常门通过任务门2.11虚拟8086模式下的中断和异常2.12段式存储管理和页式存储管理,地址空间的转换2.13虚拟地址到线性地址的变换2.14页变换原理和过程CR3、页目录表、页表、页页目录项和页表项转换后援缓冲器TLB2.15虚拟8086模式存储管理2.1632位TSS的格式2.17TSS描述符、任务门和TR2.18任务转换过程启动保护性检查转出任务的状态保存TR加载转入任务的寄存器加载和任务执行2.1932位微处理器的多处理

5、总线锁定:LOCK#LOCK前段:LOCK第9页共9页自动锁定:中断响应,测试和设置TSSD,修改段D,修改页目录项和页表项伪锁定:PLOCK#2.20Cache的工作原理2.2180486内部cache的结构和操作:4路组相联,标签块,数据块,有效性/LRU块页级cache管理:CR3、页目录项、页表项中位对PCD,PWT控制2.22Pentium的cacheM.E.S.I一致性协议及转换2.2380486的引脚与功能地址:总线,20位屏蔽数据:总线,奇偶检验,宽度总线:周期定义,控制,突发,仲裁cache:行无效,控制,页cach

6、e控制浮点出错报告中断、复位、时钟2.24Pentium的引脚与功能地址:总线,20位屏蔽,地址奇偶及检测数据:总线64位,奇偶检测允许总线:周期定义,控制,仲裁SCYC,CACHE#,NA#第9页共9页Cache:行无效,控制,页Cache控制增加Cache控制:WB/WT#Cache一致性:HIT#,HITM#,INV写顺序:EWBE#错误检测:浮出错保留增加总线周期检测BUSCHK#,功能冗余校验FRCMC#,内部出错IERR#测试访问口TAP中断,初始化,复位,时钟系统管理模式断点性能监控第三章内存储器3.1半导体存储器ROM

7、与RAMSRAM与DRAMEDORAMSDRAMCDRAMFlashmemory3.2存储器地址空间的硬件组织16/32位CPU的存储器组织对准(齐)和非对准(齐)的字,双字传送3.3PC/XT存储器子系统第9页共9页RAS#和CAS#生成电路RAM电路奇偶校验电路DRAM的刷新3.4Pentium机器存储器子系统DRAM存储阵列RAS#和CAS#地址多路转换电路数据总线收发电路控制逻辑电路第四章输入与输出(I/O)接口4.18254的功能,结构,控制字和状态字8254的6种工作方式及程序设计:SC1SC0RL1RL0M2M1M0BC

8、D8253/8254在XT/AT中的应用,A、B、C口POST/正常工作4.28255的功能,结构,控制字和状态字8255的3种工作方式及程序设计8255的应用4.38250的功能、结构、内部寄存器和初始化程序设计PC/

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。