微机原理与接口技术复习题

《微机原理与接口技术复习题》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微机原理与接口技术复习题一、填空题1、冯.诺伊曼提出的计算机设计方案中，计算机硬件由、、、和组成。2、查找ASCII字符表，计算这么“Z”字符为奇校验时为(二进制)，为偶校验时为(二进制)。3、8086引脚中，MN/MX为低电平时，8086系统工作在方式下。4、8086有根地址引脚，最大可以寻址存储空间，但只有根数据引脚，为实现最大存储空间管理，8086系统进行分段管理，最大可以分为个段，每段最长可以分配字节。5、8086在响应一次中断时，在引脚会在连续两个总线周期发出低电平，第一个低电平功能是，第二个低电平功能是。6、8086指令中的操作数有三种可能的存放位置，操作数直接在中、操作数存放在C

2、PU的某个、操作数存放在中。7、指令MOVAX,263AH与MOVAX,[263AH]，前者为方式寻址，后者为方式寻址。8、8086CPU与外设间数据传递有：、、和四种方式。9、引起中断的事件称为，通常分为和。10、8086计算机系统中I/O端口地址为256H，应采用寻址方式对端口进行读写操作。11、8250接口芯片可以完成数据到数据之间的相互转换，经过RS232电平转换后，利用调制解调器实现远距离的数据传递。12、中断向量实际上是中断服务程序的入口地址，占四个字节，前两个字节存放、，后两个自己存放；中断向量被取出后分别送个和寄存器。13、8237在接受8086对其读写操作时工作在方式，获得总

3、线控制权后进行数据传送时工作在方式。14、8255芯片工作于下可以实现无条件数据传递方式，工作在和下可以实现查询方式或中断方式数据传递。15、8086中有四个段寄存器分别为、、和。16、8086微处理器有两种工作方式：和。17、在1MB存储空间中最多可分为个段，每个段最多可以分配个字节。18、按工作方式的不同可分为随机读/写和只读存储器，随机读/写存储器又分为随机读/写存储器和随机读/写存储器。19、引起中断的事件称为，通常分为和。20、单片8259A芯片可以管理个中断请求，当系统需要处理更多中断请求时，可以两片以上按工作方式进行工作。21、微机计算机划分阶段的标志：和微处理器。22、CPU从

4、组成来看包括、两大部分。23、系统总线通常分为、和。24、地址由和两部分组成。25、8086/8088微处理器有根地址线能够最大访问的存储空间。26、指令一般分为和两部分，前者规定了指令操作功能，后者指出操作的数据。27、按工作方式的不同可分为和，随机读/写存储器又分为静态随机读/写存储器和动态随机读/写存储器。28、微型计算机同外设间数据传递的基本方式有数据传递、数据传递和数据传递。29、由处理器内部产生的中断事件称，由外部设备产生的中断事件称为。30、中断的响应过程可以分为、、、he和。31、传输错误是由接口和设备之间的连线受噪声干扰引起，传输过程中常见的有错误和错误。32、A/D转换是完

5、成的到的转换。33、在8086中，一条指令的物理地址是由_____________________相加得到的。34、接口的基本功能是在系统总线和I/O设备间（），提供（）作用，以满足接口两边（）的要求。35、串行通讯分为（）通讯和（）通讯。36、D/A转换是完成的（）到（）的转换。37、按工作原理可分为（）A/D转换器、（）A/D转换器和（）A/D转换器。38、8086CPU只在（）时，才执行总线周期。39、计算机中的汇编指令由字段和字段两部分组成。40、8086指令中的操作数有三种可能的存放位置，操作数直接在中、操作数存放在CPU的某个、操作数存放在中。41、微型计算机同外设间数据传递的基本

6、方式有数据传递、数据传递和数据传递。二、选择题1、数据-37的补码为（）A10100101B00100101C10011011D110110112、8086引脚BHE和A0同时为低电平可以实现下例何种操作（）A同时访问两个存储体，读/写一个规则字B只访问奇地址存储体，读/写高字节C只访问奇地址存储体，读/写高字节D无操作3、内存中有一个程序段，位置为CS=33A0，IP=0130，当计算机执行该程序时，实际启动的物理地址为（）A34D00B33B30C33A30D34C304、采用8088的某微机系统内存区为00000H-3FFFFH，若采用2164(64KX1bit)需多少片芯片（）A8B1

7、6C32D485、在下列那种方式下，8237DMA控制器可以在获得总线控制权便开始连续传送数据。（）A单字节传送方式B数据块传送方式C请求传送方式D级联方式6、8253定时/计数芯片共有多少种工作方式()A4B5C6D77、CPU响应中断请求和响应DMA请求的本质区别是( ) A.程序控制  B.需要CPU干预  C.响应中断时CPU仍控制总线而响应DMA时，让出总线  　D.速度快  8、在段内