用cmos技术实现高速模数转换器

用cmos技术实现高速模数转换器

ID:14204962

大小:88.50 KB

页数:4页

时间:2018-07-26

用cmos技术实现高速模数转换器_第1页
用cmos技术实现高速模数转换器_第2页
用cmos技术实现高速模数转换器_第3页
用cmos技术实现高速模数转换器_第4页
资源描述:

《用cmos技术实现高速模数转换器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、电源招聘专家用CMOS技术实现高速模数转换器  通信用接收器的发展趋势是必需在信号刚一进入接收器信号通道时就进行取样,并配备有精确的测试仪,而要达到这个目标就要依赖超高速模拟数字转换器来实现。美国国家半导体首推的ADC081000芯片是一款模拟输入带宽高达1.8GHz的8位1GSPS模拟数字转换器,它采用0.18微米(mm)的互补金属氧化半导体(CMOS)工艺技术制造。下文简述了结构及动作的原理,并较详细介绍了上文提到的在动作过程中起什么重要作用。  环顾目前的市场,大部分超高速模拟数字转换器都采用双极互补

2、金属氧化半导体(BiCMOS)工艺技术制造,因此ADC081000芯片是市场上第一款完全采用CMOS技术制造的模拟数字转换器产品。由于双极晶体管的补偿电压比CMOS晶体管低,而增益则较高,因此工程师一向喜欢采用双极芯片设计模拟数字转换器前端,例如取样及保持放大器等信号调节电路。对于需要支持高频率操作的系统来说,双极芯片尤其受工程师欢迎。但双极芯片的缺点是需要较高的供电,其功耗远比采用CMOS技术的同类芯片大。ADC081000芯片的实际功耗只有1W左右。相比之下,市场上功耗最低的BiCMOS模拟数字转换器则

3、耗用超过3W的功率。要装设怎样的散热器才可将如此大量的热量全部散发?这却是一个令人极为头痛的问题。ADC081000芯片不但性能卓越,而且符合通信系统及高性能测试仪表所需的动态规格,可提供7以上的有效位数(ENOB),远超尼奎斯特(nyquist)的规定。  结构及运作原理  高速模拟数字转换器有多种结构可供选择,其中以快闪式、流水线式或折叠/内插式等三种最受欢迎。采用快闪式及折叠/内插式的结构可让数字CMOS工艺发挥更大的灵活性。折叠式模拟数字转换器的优点是速度快,而且所需的比较器比快闪式模拟数字转换器少

4、。内插式模拟数字转换器则只需极少量输入放大器,而且所需的输入电容也较低。我们所知的折叠/内插式结构便是这两种技术的集成,其优点是管芯体积较小、功耗较低、而动态性能又很高,因此ADC081000芯片便采用这种结构,图1所示的就是这款芯片的结构框图。电源招聘专家  1GSPS的速度提供足够的计时时间:  以ADC081000这类高速、高性能的集成电路来说,它们所需的时钟信号绝对不能附随任何噪音,以确保外部时钟不会将不受欢迎的噪音带进系统,影响系统的整体动态性能。ADC081000芯片所需的时钟必须属于低相位噪音

5、(低抖动)时钟,而且必须能以千兆赫(GHz)以上的频率操作。传统的石英振荡器虽然可以提供低抖动的时钟信号,但市场上只有极少石英振荡器能提供振荡频率超过几百兆赫(MHz)的时钟信号。为了确保振荡频率及低相位噪音符合要求,我们可以采用高频率压控振荡器(VCO)、锁相环路(PLL)及石英振荡器,并按图2所示的设计将之集成一体,这是目前最佳的方法。  美国国家半导体最近推出业内第一款高性能的锁相环路及压控振荡器二合一解决方案,进一步强化其无线通信产品系列的阵容。LMX25XX芯片系列的优点是可将其射频输出的中心频率

6、设定在800MHz至1.4GHz之间。这系列芯片的相位噪音极低,确保所产生的抖动不会影响ADC081000芯片的信噪比(SNR)。设计高速模拟数字转换器的系统设计工程师清楚知道时钟抖动会降低模拟数字转换器的信噪比。以500MHz的输入信号为例来说,3ps的均方根抖动可将信噪比的最高极限降低至40.5dB,其计算方式如下:  ADC081000芯片内部产生的取样时钟抖动极为轻微,其影响基本上可以不理。时钟的设计要小心处理,设计的落实也要考虑实际的应用,这样才可充分发挥ADC081000芯片的性能。但其中所涉及

7、的各种技术都不在本文的讨论范围之内。有一点却值得一提,时钟的设计极为重要,我们建议采用图2的电路。如欲进一步查询有关的资料,可参看ADC081000芯片的数据表。  面对每秒1Gbps的数据传输速度,我们有什么对策?  为了方便捕捉输出数据,ADC081000芯片设有低电压差分信号传输(LVDS)及CMOS两种操作模式。(下文将会简单介绍LVDS技术的运作原理)。我们只要将逻辑高电平或逻辑低电平连接管脚1,便可选择要求的模式。采用LVDS模式操作时,内部的1:2多路分配器负责为两个输出总线馈电,以及将输出数

8、据速度降低至只有取样率的一半。采用CMOS模式操作时,内部的1:4多路分配器负责为四个输出总线馈电,以及将输出数据速度降低至只有取样率的四分之一。各总线上的数据会同时交错处理,使每一总线能分别以500MSPS及250MSPS的速度输出数据,令数据输出速度合计高达1GSPS。无论采用LVDS还是CMOS电源招聘专家的模式操作,系统必须提供一个或多个与输出数据传送过程同步的输出时钟,以便简化数据捕捉过程。  运作过程

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。