多层pcb电路板设计方法

《多层pcb电路板设计方法》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、多层PCB电路板设计方法.txt45想洗澡吗？不要到外面等待下雨；想成功吗？不要空等机遇的到来。摘下的一瓣花能美丽多久？一时的放纵又能快乐多久？有志者要为一生的目标孜孜以求。少年自有少年狂，藐昆仑，笑吕梁；磨剑数年，今将试锋芒。自命不凡不可取，妄自菲薄更不宜。本文由bdj420贡献doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。多层PCB电路板设计方法星期一,09/13/2010-10:46—技术编辑在设计多层PCB电路板之前，设计者需要首先根据电路的规模电路板的尺寸电磁兼容（EMC）电路的规模、电路板的尺寸电

2、磁兼容（电路的规模电路板的尺寸和电磁兼容）的要求来确定所采用的电路板结构，也就是决定采用4层，6层，还是更多层数的电路板。确定层数的要求之后，再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB板EMC性能的一个重要因素层叠结构是影响性能的一个重要因素，也是抑制电磁干扰的一个重要手段抑制电磁干扰的一个重要手段。抑制电磁干扰的一个重要手段本节将介绍多层PCB板层叠结构的相关内容。11.1.1层数的选择和叠加原则确定多层PCB板的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线

3、但是制层数越多越利于布线，但是制层数越多越利于布线板成本和难度也会随之增加。对于生产厂家来说，层叠结构对称与否PCB板制造时需要关注的焦层叠结构对称与否是板成本和难度也会随之增加层叠结构对称与否点，所以层数的选择需要考虑各方面的需求，以达到最佳的平衡。对于有经验的设计人员来说，在完成元器件的预布局后，会对PCB的布线瓶颈处进行重点分析结完成元器件的预布局后，的布线瓶颈处进行重点分析颈处进行重点分析。结完成元器件的预布局后工具分析电路板的布线密度；再综合有特殊布线要求的信号线如差分线、敏感信号线有特殊布线要求的信号线如差分线合其他EDA工具分析电路

4、板的布线密度有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号层的层数然后根据电源的种类、来确定信号层的层数；根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。来确定信号层的层数根据电源的种类隔离和抗干扰的要求来确定内电层的数目这样，整个电路板的板层数目就基本确定了。确定了电路板的层数后，接下来的工作便是合理地排列各层电路的放置顺序。在这一步骤中，需要考虑的因素主要有以下两点。（1）特殊信号层的分布。（2）电源层和地层的分布。如果电路板的层数越多，特殊信号层、地层和电源层的排列组合的种类也就越多，如何来确定哪种组合方式最优也越

5、困难，但总的原则有以下几条。地层），利用内电层的大铜膜来为信号层提供屏蔽。（1）信号层应该与一个内电层相邻（内部电源地层），利用内电层的大铜膜来为信号层提供屏蔽。）信号层应该与一个内电层相邻（内部电源/地层），利用内电层的大铜膜来为信号层提供屏蔽（2）内部电源层和地层之间应该紧密耦合，也就是说，内部电源层和地层之间的介质厚度应该取较）内部电源层和地层之间应该紧密耦合，也就是说，小的值，以提高电源层和地层之间的电容，增大谐振频率。小的值，以提高电源层和地层之间的电容，增大谐振频率。内部电源层和地层之间的介质厚度可以在Protel的LayerStac

6、kManager（层堆栈管理器）中进行设置。【Design】选择【LayerStackManager…】/命令，系统弹出层堆栈管理器对话框，用鼠标双击Prepreg文本，弹出如图11-1所示对话框，可在该对话框的Thickness选项中改变绝缘层的厚度。图11－1设置绝缘层厚度如果电源和地线之间的电位差不大的话，可以采用较小的绝缘层厚度，例如5mil（0.127mm）。（3）电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间。这样两个内电层的铜膜可以为高速信号传输提供电磁屏蔽，同时也能有效地将高速信号的辐射限制在两个内电层之间，不对外

7、造成干扰。（4）避免两个信号层直接相邻。相邻的信号层之间容易引入串扰，从而导致电路功能失效。在两信号层之间加入地平面可以有效地避免串扰。（5）多个接地的内电层可以有效地降低接地阻抗。例如，A信号层和B信号层采用各自单独的地平面，可以有效地降低共模干扰。（6）兼顾层结构的对称性。11.1.2常用的层叠结构下面通过4层板的例子来说明如何优选各种层叠结构的排列组合方式。对于常用的4层板来说，有以下几种层叠方式（从顶层到底层）。（1）Siganl_1（Top），GND（Inner_1），POWER（Inner_2），Siganl_2（Bottom）。（2

8、）Siganl_1（Top），POWER（Inner_1），GND（Inner_2），Siganl_2（Bottom）。（3）POWER