数字音频相位表论文报告

《数字音频相位表论文报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、简易数字音频相位表实验报告指导老师：学生姓名：学号：时间：2011年4月24日摘要本系统以FPGA为核心，运用VHDL语言，辅以必要的模拟电路，构成了一个基于具有处理能力的FPGA的简易数字式相位测量仪。该系统由输入偶合及限幅保护电路，放大整形电路，鉴相电路，分压调节电路，数字电压表组成。在本项目中，将设计并实现一个简易的数字音频相位表，经过实验测试，以上功能均可以准确实现。具体要求如下：在现代测试技术中，对于各种类型的被测量大都是直接或通过各种传感器及电路转换为与被测量相关的电压、电流、时间、频率等电学基本参量后

2、进行检测和处理的，这样即能提高测量的精度，又便于对被测量的检测、处理、记录和控制。相位是描述交流信号的三要素之一。相位差的测量是研究信号、网络特性的不可缺少的重要方面。相位表就是测量两个同频正弦电量之间相位差的仪器，是在工业及科研领域中常用的一般测量仪器。在本项目中，将设计并实现一个简易的数字音频相位表，具体要求如下：供电电源电压：稳定的直流+5V工作频率范围：20Hz～20kHz输入电压范围：200mVpp～200Vpp通道输入电阻：不小于100kΩ相位测量范围：360°相位测量误差：不大于3°测量结果数字显示，

3、显示分辨率1°下图显示了该相位表前面板的基本排布构想。一、任务原理分析一、任务与原理分析根据任务要求，我们设计的数字相位表是要测量两个同频率信号之差，假设这两个信号皆为正弦信号：我们用的方法是：把相位差转换为电压来测量首先，应该对被测信号uA(t)与uB(t)进行放大与整形，这样我们得到了两个方波信号uA'(t)与uB'(t)如上图所示，然后，采用一种叫做"鉴相器"的电路对放大整形后的信号uA'(t)与uB'(t)进行鉴相，假设uA'(t)与uB'(t)经过鉴相，鉴相器的输出信号为uC(t)其波形上图所示。根据图3

4、可以看出，uA(t)与uB(t)的相位差为：假设信号uC(t)的高电平为Um，低电平为0，注意到uC(t)的平均值电压为：那么，uA(t)与uB(t)的相位差即为由此可以看出，只要测得uC(t)的平均值电压，实际上就测得了信号uA(t)与信号uB(t)之间的相位差，这就是把相位差转换为电压来测量的原理。二、方案设计及论证根据设计要求，以及把相位差转换为电压来测量的原理，基于数字电压表的简易数字音频相位表应该包含以下组成部分：可以把正弦波转换成高低电平方波的电路输入偶合及限幅保护电路放大和整形电路鉴相器电路分压调节电

5、路系统原理框图如下：三、系统设计基于FPGA的简易数字音频相位表数字部分的电路设计可以用FPGA实现，如下图所示：基于FPGA的相位表用硬件数字电路直接求得鉴相器输出信号在某段时间的平均值来测量相位差，其电路应该下面这些组成部分：1鉴相器：对两路方波输入信号进行采样并鉴相，产生uC[n]2累加计数器：对uC[n]进行累加与1/k平均由模k计数器1、十进制BCD码计数器组成模k计数器1：每计k个数产生一个进位，实现1/k计算3十进制BCD码计数器：对模k计数器产生的进位进行计数4控制电路:由模k计数器2、模4096计

6、数器、控制信号译码电路组成，产生控制信号5控制信号EN(0到3600k-1)，控制累加计数器的启停6控制信号LD(3840k)，控制锁存与显示译码电路对计数结果进行保存和译码7控制信号Rst(3968k)，在开始下一次测量前对累加计数器进行清零8寄存与显示译码电路对十进制BCD数进行7段显示译码保存结果，使显示稳定系统原理框图如下：在每个时钟，对放大整形后的输入信号采样一次，即：在每个时钟，输入为高电平时采样值为1，输入为低电平时采样值为0，这样就得到了输，入信号uA'(t)与uB'(t)的样本uA[n]和uB[n

7、].。1)鉴相：鉴相器输出为uC[n]，其功能可以这样实现：当uB[n-1]为0而uB[n]为1时（相当于信号uB的正边沿）将uC[n+1]置为0，否则当uA[n-1]为0而uA[n]为1时（相当于信号uA的正边沿）将uC[n+1]置为1。2)控制器：控制器由一个模k计数器、一个模4096的计数器和一个译码器组成。模k计数器对时钟脉冲计数，每计k时钟产生一个进位；模4096的计数器，对模k计数器的进位输出计数；译码器对模4096计数器的输出译码产生控制信号EN、LD和Rst：„当模4096计数器的计数结果小于360

8、0时EN为1否则为0；„当模4096计数器的计数结果等于3840时LD为1否则为0；„当模4096计数器的计数结果等于3968时Rst为1否则为0。3)累加计数器：累加计数器在控制器的控制下，当控制器的输出EN有效时对uC[n]进行累加计数。累加计数器包括模k计数器和BCD计数器。模k计数器每计k个数产生一个进位；BCD计数器由4个十进制BCD码计数器级联，