基于arm的音频播放器设计毕业论文

基于arm的音频播放器设计毕业论文

ID:1392406

大小:275.50 KB

页数:6页

时间:2017-11-11

基于arm的音频播放器设计毕业论文_第1页
基于arm的音频播放器设计毕业论文_第2页
基于arm的音频播放器设计毕业论文_第3页
基于arm的音频播放器设计毕业论文_第4页
基于arm的音频播放器设计毕业论文_第5页
资源描述:

《基于arm的音频播放器设计毕业论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于ARM的音频播放器设计毕业论文一、概述音频播放一直是人们所钟爱的,琳琅满目的各种个样的MP3播放器随处可见,但其相应的驱动能力有限。本设计是采用S3C44B0X处理器的IIS音频接口和音频编码解码芯片UDA1341TS,并用DMA方式高效地来实现录音和播放声音时的数据传输。二、音频播放器硬件设计2.1硬件体系结构设计UDA1314TS和S3C44B0X通过IIS总线传输音频数据,控制数据通过UDA1314的L3接口传输,但S3C44B0X没有提供标准的L3接口,可以通过3个GPIO引脚模拟L3接口时序,

2、实现与UDA1314TS的L3接口相联。UDA1314TS芯片集成了数字化音频和混频器功能,可以播放器数字化声音和录制声音(常把此类芯片称为CODEC编码译码器设备),它可以外接麦克风和扬声器。由于音频数据传输量大,数据传输通常采用BDMA方式。放音系统的过程是:音频数据首先传输到内部缓冲区,然后BDMA控制器将缓冲区的数据通过IIS总线传输给音频芯片。音频芯片经过解码及D/A转换给扬声器。三星公司的BDMA控制器没有内置的存储区域,在驱动程序中必须 2.2.1IIS总线简介S3C44B0XIIS(Inte

3、l–ICSound,内置集成电路音频总线)接口能用来连接一个外部8/16位立体声音CODEC。IIS总线接口对FIFO存取提供DMA传输模式代替中断模式,它可以同时发送数据和接收数据,也可以只发送数据。1.特征(1)支持IIS格式与MSB_justified格式,每个通道支持16fs,32fs和48fs的穿行位时钟频率。6(1)每个通道可以支持8位或者16数据格式。(2)256fs和384fs主时钟(3)时钟和外部CODEC时钟的可编程的频率分频器。(4)32字节的发送和接收FIFO(5)支持正常传输模式和

4、DMA传输模式。1.IIS总线结构IIS主时钟发生器16字节接收FIFO16字节发送FIFO16位移位寄存器总线接口FIFO控制(BRFC)IISCLKIISLRC发生器和声道控制器(CHNC)ADDRIISDIDATAIISDOONTLBRFC包括总线接口、内部寄存器、状态机、控制总线接口和FIFO访问;3位的双向分频器包括一个作为IIS总线的主设备时钟发生器,另一个作为外部时钟编码器的时钟发生器;16字节发送和接收FIFO完成发送数据写入发送FIFO,接收数据从接收FIFO中读出功能;主设备串行比特时钟

5、发生器(主设备模块)将从主设备时钟中分频得到串行比特数时钟;声道发生器和状态器生成和控制IISCLK和IISLRCK,并且控制数据的接收和发送;16位移位寄存器在发送数据时将数据由并变串,接收数据时将数据由串变并。61.系统的IIS总线的连接方式音频编解码器IIS控制器IISCLK(串行位时钟)IISLRCK(左右声道选择)IISDO(串行数据输出)IIS串行数据输入CODECLKIIS总线上最多只能有一个主控设备,由它产生所有的时钟信号。数据总是在时钟的触发下从发送端流向接收端。2.数据传输方式的选择II

6、S总线有三种传输方式,即:正常传输模式、DMA传输方式以及发送和接收同时模式。音频数据的发送和接收都通过了一个FIFO队列,但是只靠FIFO来保证声音的连续播放是困难的,有时根本不可能保证数据的连续播放,所以必须采取传输效率更高的DMA传输方式进行数据的传输,保证音频数据传输的高效性,保证音频播放的连续性。播放音频数据时,系统一次设置完成DMA控制器的源数据地址(内存中的数据),目的地址(音频FIFO)和数据长度等信息,DMA控制器就会自动发送缓冲区中的数据自动到FIFO中,直到发送完成设定的数据长度才向系

7、统中申请中断,这样即可实现音频数据的连续播放。3.声音串口数据格式的设计本系统采用IIS总线格式。IIS总线格式,IIS有4条线,即串行数据输入(IISDI),串行数据输入(IISDO),左右声道选择(IISLRCK)和串行位时钟(IISCLK);产生IISLRCK和IISCLK信号的为主设备。串行数据以2的补码发送,并且首先发送高位数据。发送器总是在IISLRCK变化的下一个时钟周期发送下一个字的高位。发送器的串行数据发送可以在时钟信号的上升沿或下降沿被同步。可是串行数据必须在串行时钟信号的上沿锁存进接收

8、器,所以当用发送数据用上升沿来同步有一些限制。LR通道选择线指示当前正发送的通道。IISLRCK既可以在串行时钟的上升沿变化,也可以在时钟的下降沿变化,但不需要同步,在从模式的这个信号在串行时钟的上升沿被锁存。IISLRCK在高位发送之前变化一个时钟周期,这允许从发送方可以同步发送串行数据,更进一步,他允许接收放存储先前的字和清楚输入来接收下一个字。4.采样频率和主时钟设计6IIS包含了左右两个声道的数据,IIS

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。