标准实验报告八 小型软件无线电系统ssf-sdr综合实验

标准实验报告八 小型软件无线电系统ssf-sdr综合实验

ID:13871614

大小:2.23 MB

页数:21页

时间:2018-07-24

标准实验报告八 小型软件无线电系统ssf-sdr综合实验_第1页
标准实验报告八 小型软件无线电系统ssf-sdr综合实验_第2页
标准实验报告八 小型软件无线电系统ssf-sdr综合实验_第3页
标准实验报告八 小型软件无线电系统ssf-sdr综合实验_第4页
标准实验报告八 小型软件无线电系统ssf-sdr综合实验_第5页
资源描述:

《标准实验报告八 小型软件无线电系统ssf-sdr综合实验》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子科技大学实验报告学生姓名:学号:指导教师:一、实验室名称:通信信号处理及传输实验室二、实验项目名称:小型软件无线电系统SSF-SDR综合实验三、实验原理1.SSF-SDR软件无线电平台的硬件系统及工作原理SSF-SDR软件无线电平台的硬件系统采用三层架构:射频板、数字化板以及基带板。射频板包括了收端和发端两个部分,分别使用独立的天线完成收发功能。RF模块的工作频带:360MHz~960MHz,带宽可选择5MHz或者20MHz。数字化板ADACMasterIII包括了一块TIADS5500,125-MSPS,14-bit双通道模数转换器以及两块TIDAC5687,

2、500-MSPS,16-bit双通道模数转换器,并由一块XilinxVirtex4作为控制器。基带板包括一块TITMS320DM6446DSP片上系统,其中包括了C64x+DSP核(594MHz),一个ARM926核(297MHz)以及丰富的外围设备,包括串口,USB,EMAC,DDR2EMIF,以及视频端口。此外,在几代板上还提供了一块XilinxVirtex-4SX35FPGA芯片。基带板中DSP以及FPGA之间通过16位VPSS总线进行通信,支持最高速率为37.5MHz。射频模块、ADACMasterIII等块的配置都是通过DSP完成的。SSF-SDR软件无线

3、电平台的硬件系统结构如下图所示:21图1软件无线电平台硬件系统结构1.家庭无线电系统的工作原理  I.发射部分:  锁相环和压控振荡器(VCO)产生发射的射频载波信号,经过缓冲放大,激励放大、功放,产生额定的射频功率,经过天线低通滤波器,抑制谐波成分,然后通过天线发射出去。  II.接收部分:  接收部分为二次变频超外差方式,从天线输入的信号经过收发转换电路和带通滤波器后进行射频放大,在经过带通滤波器,进入一次混频,将来自射频的放大信号与来自锁相环频率合成器电路的第一本振信号,21在第一混频器处混频并生成第一中频信号。第一中频信号通过晶体滤波器进一步消除邻道的杂波信

4、号。滤波后的第一中频信号进入中频处理芯片,与第二本振信号再次混频生成第二中频信号,第二中频信号通过一个陶瓷滤波器滤除无用杂散信号后,被放大和鉴频,产生音频信号。音频信号通过放大、带通滤波器、去加重等电路,进入音量控制电路和功率放大器放大,驱动扬声器,得到人们所需的信息。  III.调制信号及调制电路:  人的话音通过麦克风转换成音频的电信号,音频信号通过放大电路、预加重电路及带通滤波器进入压控振荡器直接进行调制。  IV.信令处理:CPU产生数字亚音频CTCSS/DTCSS信号经过放大调整,进入压控振荡器进行调制。CTCSS(ContinuousToneContro

5、lledSquelchSystem)连续语音控制静噪系统,俗称亚音频,是一种将低于音频频率的频率(67Hz-250.3Hz)附加在音频信号中一起传输的技术。因其频率范围在标准音频以下,故称为亚音频。当对讲机对接收信号进行中频解调后,亚音频信号经过滤波、整形,输入到CPU中,与本机设定的CTCSS频率进行比较,从而决定是否开启静音。接收鉴频后得到的低频信号,一部分经过放大和亚音频的带通滤波器进行滤波整形,进入CPU,与预设值进行比较,将其结果控制音频功放和扬声器的输出。如果与预置值相同,则打开扬声器,若不同,则关闭扬声器。1.基于SSF-SDR软件无线电平台的家庭无线

6、电系统SSF-SDR软件无线电平台中,系统开发是在DSP和FPGA中分别完成的。DSP中主要完成射频板、数字化板以及其他一些外设的配置,并完成发射端CTCSS信号的产生以及接收端音频信号的回复。FPGA中接收来自DSP的CTCSS信号,完成调制并将调制完的信号发送至数字化板;同时接收来自数字化板的中频数字信号,将其调制至基带,并完成信号的解调。图2所示的为系统的总体界面,可以看出开发是在DSP与FPGA中分别完成的。21图2软件无线电平台系统开发界面双击FPGA就可以打开FPGA开发的界面,如图3所示。FPGA开发是基于XilinxSystemGenerator完成

7、的。在FPGA开发界面中,左上方的四个图标为系统配置模块,其余部分为FPGA的算法模块。从图3中可以发现,以ADACMasterIII为界,FPGA算法分为了发射端(TX)和接收端(RX)两个部分。其中发射端从VPSS总线接收来自DSP的CTCSS信号,完成调制,并将调制完的信号发送至DA。而接收端接收来自AD的中频采样信号,完成解调,将解调后的信号通过VPSS总线发送至DSP。双击TX模块即可打开发射子系统,如图4所示。发射子系统模块接收来自VPSS的CTCSS音频信号,并进行2560倍过采样,加上通道信息之后送入直接数字频率合成器(DDS)中进行调制,调制好

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。