基于AT89C51单片机的定时闹钟系统设计毕业论文.doc

《基于AT89C51单片机的定时闹钟系统设计毕业论文.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、单片机的定时闹钟基于AT89C51单片机的定时闹钟系统设计毕业论文1．概述1.1单片机简介u单片机基本概念单片机是一种特殊的计算机，它是在一块半导体上集成了CPU、存储器、以及输入输出接口电路，这种芯片被称为单片微型计算机，简称单片机。由于单片机的集成度高、功能强、通用性好，贴别是他具有体积小、重量轻、能耗低、价格便宜、可靠性高、抗干扰能力强和使用方便等特点，使的单片机迅速得到了推广，目前已成为测量控制应用系统中的优选机种和新电子产品的关键部件。u单片机产生与发展单片机是应工业测控系统数字化、智能化的迫切要求提出的。超大规模集成电路的出现，通用CPU及其外围电路技术的

2、发展成熟，伟大偏激的诞生和发展提供了可能。单片机的发展完全从工业测控对象、环境、接口等特点出发，不断增强其控制功能，保证在工业测控环境中的可靠性，器接口界面也是按照能灵活、方便的构成工业测控用计算机系统而设计的。它的出现标志着计算机技术在工业领域中的应用开始走向完善与成熟。8位单片机从1976年开始至今，其技术已有了巨大的发展，目前仍是单片机的主流机型。其发展阶段大致分为单片机探索阶段、单片机完善阶段、MCU形成阶段和MCU完善阶段。u单片机的发展方向（1）主流机型发展趋势（2）全盘CMOS化趋势（3）RISC体系结构的大发展（4）大力发展专用性单片机(5)单片机中的

3、软件嵌入u单片机的应用领域（一）单机应用33单片机的定时闹钟（1）智能产品（2）智能仪表（3）测控系统（4）智能接口（二）多机应用（1）多功能弥散系统（2）并行多机控制系统（3）局部网络系统u单片机分类（1）按应用领域（2）按通用性（3）按总线结构分（4）按位数分类1.2本设计简介u课程设计的目的和意义课程设计是在学完《单片机原理及接口技术》课程之后综合利用所学单片机知识完成一个单片机应用系统设计并在实验室实现，从而加深对单片机  软硬知识的理解，获得初步的应用经验，为走出校门从事单片机应用的相关工作打下基础.u课程设计的要求1）能显示：时时—分分—秒秒2）能够设定定

4、时时间、修改定时时间3）定时时间到能发出报警声u课程设计的内容 这一次课程设计，所设计的是一个定时闹钟，能显示时-分-秒，能够设计定时时间，修改定时时间，并且定时时间到了能发出报警声。设计的部分分为软件及硬件，软件部分写出闹钟的工作方式以及它是如何工作的，而硬件部分是软件的载体，画出正确的电路图然后在软件的控制下才能使设计的定时闹钟正常工作。33单片机的定时闹钟2．系统总体方案及硬件设计2.1本设计总体方案本设计使用的是单片机作为核心的控制元件，使得电路的可靠性比较高，功能也比较强大，而且可以随时的更新系统，进行不同状态的组合。本系统采用单片机AT89C51作为本设计

5、的核心元件，利用7段共阴LED作为显示器件。接入共阴LED显示器，可显示时，分钟，秒，单片机外围接有定时报警系统，定时时间到，扬声器发出报警声，提示预先设定时间电器的起停时间到，从而控制电器的起停。电路由下列部分组成：时钟电路、复位电路、控制电路、LED显示，报警电路，芯片选用AT89C51单片机。2.2单片机AT89C51简介AT89C51是一个低电压，高性能CMOS型8位单片机，片内含4KB的可反复擦写的Flash只读程序存储器（ROM）和128B的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片

6、内置通用8位中央处理器和Flash存储单元，内置功能强大的微型计算机的AT89C51为用户提供了许多高性价比应用场合，可灵活应用于各种控制领域。AT89C51是一个低功耗高性能单片机，40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，2个16位可编程定时计数器，2个全双工串行通信口，AT89C51可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的Flash存储器可有效地降低开发成本。主要特性：·与MCS-51兼容·4K字节可编程闪烁存储器33单片机的定时闹钟·寿命：1000写/擦循环·数

7、据保留时间：10年·全静态工作：0Hz-24Hz·三级程序存储器锁定·128×8位内部RAM·32可编程I/O线·两个16位定时器/计数器·5个中断源·可编程串行通道·低功耗的闲置和掉电模式·片内振荡器和时钟电路引脚使用说明：VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口：P