单寄存器算术存数转移输入输出指令实验计算机设计(第组)

《单寄存器算术存数转移输入输出指令实验计算机设计(第组)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、沈阳理工大学课程专用纸成绩评定表学生姓名班级学号专业计算机科学与技术课程设计题目单寄存器算术存数转移输入输出指令实验计算机设计（第1组）评语组长签字：成绩日期2014年7月日２２沈阳理工大学课程专用纸课程设计任务书学院信息学院专业计算机科学与技术学生姓名学号设计题目单寄存器算术存数转移输入输出指令实验计算机设计（第1组）内容及要求：利用EL-JY-II型计算机组成原理实验仪提供的硬件资源，通过设计（包括整机结构设计、指令设计、微程序设计、微指令设计、调试程序设计等）、组装、调试三个步骤完成一台微程序控制的简单实验计算机的设计。具体要求如下：1、掌握实验计算机的整机结构。熟悉实验

2、计算机的组装和调试方法。2、设计如下几条机器指令的格式，指令格式可以采用单字长或双字长设计。算术运算指令：ADDR0，ADDR（功能R0+（ADDR）->R0）存数指令：STAR0，ADDR（功能R0->ADDR）转移指令：JMPADDR（功能ADDR->PC）输入输出指令：IN#DATA，R0（功能DATA->R0）OUTADDR（功能（ADDR）->LED输出）3、设计微指令的格式，编写上述每条机器指令所对应的微程序，并上机调试。4、通过如下程序的编写调试，验收机器指令、微指令、微程序的设计结果。IN#data，R0ADDR0，addr1STAR0，addr2OUTaddr2JMP00

3、HAddr1:XXAddr2:XX进度安排：第19周：布置课程设计任务，查阅资料，分组设计，实验室组装与调试。第20周：调试，验收，答辩，编写课程设计报告。指导教师：2014年月日专业负责人：2014年月日学院教学副院长：2014年月日２２沈阳理工大学课程专用纸目录1.计算机的设计４1.1设计目的４1.2设计要求４1.3设计设备５1.4模型机结构设计５1.5指令系统的设计７1.6微指令的格式设计及微操作控制部件的组成原理８1.6.2微操作控制信号功能９1.6.3微程序的控制方式设计１０1.6.4微程序控制部件组成原理１０1.7微程序设计１１1.7.1微指令流程图１１1.7.2微程序中各微指

4、令的二进制编码与十六进制编码１２1.8编写调试程序１３1.8.1调试程序的微代码１３1.8.2调试程序的机器代码１４2.计算机的组装１６3.计算机的调试１７3.1调试前准备工作１７3.1.1写入微代码１７3.1.2读微代码及校验微代码１８3.1.3写机器指令１９3.1.4读机器指令及校验机器指令２０3.1.5运行程序２０3.2调试步骤和调试结果２１3.2.1调试步骤操作２１3.2.2结果显示２１3.3分析结果是否正确２２3.4设计困难和心得体会２３4.参考文献２３２２沈阳理工大学课程专用纸1.计算机的设计1.1设计目的：利用EL-JY-II型计算机组成原理实验仪提供的硬件资源，通过设计（包

5、括整机结构设计、指令设计、微程序设计、微指令设计、调试程序设计等）、组装、调试三个步骤完成一台微程序控制的简单实验计算机的设计。1.2设计要求：1.2.1掌握实验计算机的整机结构。熟悉实验计算机的组装和调试方法。1.2.2设计如下几条机器指令的格式，指令格式可以采用单字长或双字长设计。算术运算指令：ADDR0，ADDR（功能R0+（ADDR）->R0）存数指令：STAR0，ADDR（功能R0->ADDR）转移指令：JMPADDR（功能ADDR->PC）输入输出指令：IN#DATA，R0（功能DATA->R0）OUTADDR（功能（ADDR）->LED输出）1.2.3设计微指令的格式，编写上

6、述每条机器指令所对应的微程序，并上机调试。1.2.4通过如下程序的编写调试，验收机器指令、微指令、微程序的设计结果。IN#data，R0ADDR0，addr1STAR0，addr2OUTaddr2JMP00HAddr1:XXAddr2:XX1.3设计设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。1.4模型机结构设计：此模型机是由运算器，控制器，存储器，输入设备，输出设备五大部分组成。1.运算器又是有299，74LS181完成控制信号功能的算逻部件，暂存器LDR1，L２２沈阳理工大学课程专用纸DR2，及三个通用寄存器R0，R1，R2等组成。2.控制器由程序计数器PC、指令寄存

7、器、地址寄存器、时序电路、控制存储器及相应的译码电路组成。3.存储器RAM是通过CE和W/R两个微命令来完成数据和程序的的存放功能的。4输入设备是由置数开关SW控制完成的。5.输出设备有两位LED数码管和W/R控制完成的数据总线(D_BUS)LPC程序计数器PCALU-GLOADPC-GMCNALUS3S2S1S0数据暂存器LT1数据暂存器LT2LAR地址寄存器地址总线（ADDR_BUS）LDR1LDR2存储器(MEM)