带闹钟功能的24小时制闹钟系统的设计

《带闹钟功能的24小时制闹钟系统的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、江西理工大学应用科学学院课程设计 SOPC/EDA综合课程设计报告设计题目：带闹钟功能的24小时制闹钟系统的设计设计者：学号：班级：指导老师：完成时间：设计报告综合测试总评格式（10）内容(40)图表（10）答辩（20）平时（20）1江西理工大学应用科学学院课程设计目录目录1第一章 系统设计综述21.1设计要求21.2要求分析2第二章 系统模块分析42.1译码器的设计42.2移位寄存器的设计：42.3闹钟寄存器的设计：42.4时间计数器模块设计： 42.5显示驱动器的设计:52.6分频器的设计：52.7控制器的设计：5第三

2、章 闹钟系统的整体组装7第四章 系统子程序设计84.1、整个设计中将要用到的程序包定义程序P_ALARM.VHD84.2、译码器源程序DECODER.VHD84.3、寄存器源程序ALARM_REG.VHD94.4、时间计数器源程序ALARM_COUNTER.VHD104.5、移位寄存器源程序KEY_BUFFER.VHD114.6、显示驱动器源程序DISPLAY_DRIVER.VHD124.7、分频器源程序FQ_DIVIDER.VHD134.8、控制器源程序ALARM_CONTROLLER.VHD144.9、闹钟系统的整体组

3、装源程序ALARM_CLOCK.VHD17 第五章 心得体会    19第六章 参考文献201江西理工大学应用科学学院课程设计第一章 系统设计综述 1.1设计要求 随着电子技术与计算机技术的高速发展，电子电路的设计产品无处不在。开发周期短兼容性的电子设计自动化（EDA）已经成为电子设计领域的潮流。本设计的研究目的也是利用EDA技术来实现带闹钟功能的24小时计时器。分别介绍研究背景、发展动态、研究思路、系统原理、系统功能分析、系统结构、各个模块分析与设计以及主要工作过程。其中将重点介绍QuartusII软件进行各部分器件程序

4、的编辑、综合、波形仿真。从而实现了一种基于FPGA的精确可靠的数字闹钟系统。    计时器设计要求完成如下功能。 (1)计时功能：这是本计时器设计的基本功能，每隔一分钟计时一次，并在显示屏上显示当前时间。    (2)闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。    (3)设置新的计时器时间：用户用数字键‘0’～‘9’输入新的时间，然后按"TIME"键确认。(4)设置新的闹钟时间：用户用数字键“0”～“9”输入新的时间，然后按“ALARM”键确认。过程与(3)类似。    (5)显示所设置的闹钟时间：

5、在正常计时显示状态下，用户直接按下“ALARM”键，则已设置的闹钟时间将显示在显示屏上。      1.2要求分析 根据本设计的要求,闹钟系统包括以下几个子系统:1用于键盘输入的缓冲器2用于时钟计时的计数器;3用于保存闹钟时间的寄存器;4用于显示的气短数码管闲事电路和控制以上各个电路协同工作的控制器。 19江西理工大学应用科学学院课程设计各部分的功能： （1）译码器（DECOER）可将KEYPAD信号转换为0-9的整数可直观额表示和处理用户输入的数字。（2）键盘缓冲器（KEY-BUFFER）是一个移位寄存器，暂存用户键入的

6、数字并且实现用户键入数字在显示器上从左到右依次显示，由上图我们可以看出KEY_BUFFER的时钟端连接的是外部KEY_DOWN的信号。这个表示用户输入一个数字KEY_BUFFER移位一次。（3）分频器（FQ_DIVIER）将较高速的外部时钟频率成为每分钟一次的时钟频率以便进行时钟的计时。（4）计数器（ALARM_COUNTER）实际上市一个异步复位、异步置数的累加器，通常情况下进行时间累加计数必要时可置入新时钟值然后从该值开始新的计数。（5）寄存器（ALARM_REG）用于保存用户设置的闹钟时间，是一个异步复位寄存器。（6

7、）显示器（DISPLAY_DRIVER）根据需要显示当前时间，用户设置的闹钟时间或用户通过键盘键入的新时间，同时判断当前时间是否已经到了闹钟实际上是一个多路选择器加比较器。（7）控制器（ALARM_CONTEOLLER）设计的核心部分，按设计的要求产生相应的控制逻辑，以控制其他个部分额工作。19江西理工大学应用科学学院课程设计第二章 系统模块分析 2.1译码器的设计:  本模块的功能是将每次按下难找那个系统的数字键盘后产生的一个数字所对应的10位二进制数据信号转换为1为10进制整数信号;以作为小时,分钟计数的四个数字之一,

8、其中,KEYPAD为输入端口,接受10位二进制数据信号;VALUE为输出端口,输出相应的1位十进制整数信号。 2.2移位寄存器的设计：  本模块的功能是在CLK端口输入信号的上升沿同步下，将KEY端口的输入信号移入NEW_TIME端口的输出信号最低位，原有的信息依次向左移，最高位信息丢失；RESET端口