欢迎来到天天文库
浏览记录
ID:1357736
大小:900.50 KB
页数:19页
时间:2017-11-10
《vhdl上机手册(基于xilinx ise & modelsim)[2]》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、VHDL上机手册(基于XilinxISE&ModelSim)___________________________________________________1ISE软件的运行及ModelSim的配置2创建一个新工程3创建一个VHDL源文件框架4利用计数器模板向导生成设计*5仿真6创建Testbench波形源文件7设置输入仿真波形*8调用ModelSim进行仿真简介9调用ModelSim进行行为仿真(SimulateBehavioralModel)10转换后仿真(SimulatePose-TranslateVHDLModel)11调用ModelSim进行映射后仿真(Simul
2、atePost-MapVHDLModel)12布局布线后的仿真(SimulatePost-Place&RouteVHDLModel)___________________________________________________19VHDL上机手册(基于XilinxISE&ModelSim)1.ISE软件的运行及ModelSim的配置单击“开始->程序->XilinxISE6->ProjectNavigator”,进入ISE软件。为了能够使用ModelSim进行仿真,选择菜单Edit->Preferences…,选择选项卡PartnerTools,出现界面如图1所示。单击按
3、钮找出ModelSim.exe文件,单击“确定”。需要注意的是这方面的设置与以前ISE版本不同,在ISE4.2中设置是这样的。但在ISE5.1以及ISE5.2中是指定ModelSim.exe文件所在的目录,而ISE6.1的设置与ISE4.2的设置相同。单击“确定”关闭该窗口,关闭ISE(这一步非常重要,否则可能不能在ISE中调用ModelSim进行仿真),再重新进入ISE既可用调用ModelSim对设计进行仿真了。图1第三方工具设置窗口192创建一个新工程Step1.单击“开始->程序->XilinxISE6->ProjectNavigator”,进入ISE软件。Step2.选择
4、File->NewProject…,出现如图2所示的窗口。这个窗口与以前版本的差别较大,以前的版本出现的窗口中可以直接选取器件类型、封装、门数、速度等级等信息。而在ISE6.1中需要单击“下一步”才能看到这些设置信息。在本例中,我们先选择工程存放的路径,然后输入工程名称。系统自动为每一个工程设定一个目录,目录名为工程名。再选择顶层模块类型为HDL。图2新工程项对话框(其他几种类型说明如下:Schematic为原理图输入类型,类似于我们制作PCB原理图时的情况,可以从库中选取器件,也可以用HDL语言来生成器件,在后续章节会介绍原理图为设计输入的情况;EDIF为网表输入类型,EDIF
5、是ElectronicDataInterchangeFormat的缩写,是一种描述设计网表的标准的工业文件格式,可以由第三方工具生成,在ISE中可以将其作为一种标准的输入格式。NGC文件是一种包含了逻辑设计数据和约束的网表,所谓约束是指FPGA设计中的一些特定的要求,例如,我们分配设计中的信号到具体的管脚时,需要一个文件来指定如何分配,这就是一种约束文件,由于NGC19网表包含了设计和约束,因此一个文件足够描述一个设计了。NGC/NGO和EDIF都可以在ISE外由其他综合工具生成也可由ISE生成。如果我们需要用ISE作为设计输入,需要选择Schematic或HDL作为顶层模块类型
6、;如果已经完成的设计文件为ABEL、Verilog或VHDL,应选择HDL为顶层模块类型;如果已经完成的设计文件为原理图,这里应该选择Schematic作为顶层模块类型。)Step3.单击“下一步”,出现如图3所示的窗口,在该窗口中来选择设计实现时所用的器件。在包含FPGA的PCB板子做出来以前,我们选择不同类型的FPGA进行测试,看看FPGA的资源是否够用,在PCB板子做出来以后,我们在这里的选择与PCB板上的FPGA必须一致。否则生成的下载文件无法配置到FPGA中。此处若选择错了,也没有关系,因为后面可以随时修改这些设置。其中DeviceFamily表示目标器件的类型;Dev
7、ice表示目标器件的具体型号;Package表示器件的封装;SpeedGrade表示器件的速度等级。这里我们选择器件为Spartan2E,xc2s100,tq144,-6。其中xc2s100中的100表示器件为10万门,tq144表示器件有144个管脚。图3设置工程所用的器件参数Step4.因为这里我们重新编写VHDL源代码,而不是使用以前设计好的源代码,故再单击“下一步”,“下一步”,单击“完成”,工程创建完毕。Step5.这时的界面如图419所示,这里需要关注的是界面左上角出
此文档下载收益归作者所有