视频重叠显示方案

视频重叠显示方案

ID:13566971

大小:411.00 KB

页数:9页

时间:2018-07-23

视频重叠显示方案_第1页
视频重叠显示方案_第2页
视频重叠显示方案_第3页
视频重叠显示方案_第4页
视频重叠显示方案_第5页
资源描述:

《视频重叠显示方案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于FPGA的多路视频信号重叠显示1、系统功能描述采集两路PAL制式的视频信号和一路VGA信号经过处理后在显示器屏幕上同时以重叠形式显示。系统主要分为采集模块、解码模块、数据处理模块、存储模块、编码模块和LCD/VGA显示模块,三片解码芯片在FPGA控制下输出8位与CCIR656兼容的YCrCb4:2:2格式的视频数据,同时还包括行同步HS、场同步VS信号,由于显示终端支持的是标准的RGB格式的数据,所以要对视频解码芯片输出的YCrCb4:2:2格式数据进行转换,经转换所得的RGB数据配合相应的时序信号,截取要显示的有效的两个640x480个像素,存入两个SRAM1、2中,将SRAM3作为

2、帧缓存器,按显示要求的区域将SRAM1、2数据循环取出,取VGA信号直接存入SRAM3相应地址,最终在LCD/VGA显示模块的控制下将数据显示在屏幕上。2、硬件原理设:输入信号1、2:PAL640*480*25f/s,输入3:RGB1024*768*60f/s。显示屏分辨率为1024*768clk时钟,data串行数据,cs片选,adr地址。FPGAClkadr1SRAM1PALPAL1、2解码Ydata1CRcs1CBHSRAM2PALVdata2clk1cs2adr2VGA解码RVGAVGA编码Gdata3Bclk3HVYPRPBHVPALlPAL2VGAclk2显SRAM3addr1

3、视示data3器cs13、模块功能:1)、系统时钟计算公式:  时钟频率=(行像素数+行消隐点数)×(一场行数+消隐行数)×刷新率对于标准的VGA接口时序640*480/60f/s,时钟频率800*525*60=25.175MHZ本设计中我们用的是1024*768/60f/s,时钟频率为clk21344*806*60=64.99MHZ对应于PAL输入的信号我们用640*480//50f/s,时钟频率clk1800*525*50=21MHZ2)、PAL缓存器SRAM帧存储控制器主要用来进行有效数据的缓存。视频数据在FPGA控制下乒乓写入两片SRAM。乒乓技术应用的关键在于乒乓切换信号fram

4、e的产生,本系统中根据视频解码芯片的奇偶场信号进行计数来产生帧切换frame信号,也就是一个周期切换一次。一个计数周期由一个奇场和一个偶场组成,是一副完整的画面。由于SRAM是一维存储空间,一个地址对应一个数据。所以在写入数据时将每个SRAM的地址空间划分为2段,每一段用来存储一帧图像数据。当frame为1是,FPGA通过计数器的计数截取最终显示所需要的有效的像素点信息按照SRAM的控制时序写入SRAMA,同样当frame为0时,将对应的像素信息写入SRAMB。SRAMASRAMEB输出单元Frame=0输入单元Frame=1一帧一帧数据一帧数据数据一帧数据一帧数据系统加电的同时,3片视频

5、解码芯片同时工作,而两种解码芯片的频率不同,为了保证数据采集的准确性和显示的同步性,系统内生成一个四倍于像素时钟的时钟信号,这样,在一个像素时钟周期,写时钟信号已经过了一个周期,而每个周期分别完成一路图像数据的写过程。3)、VGA/LCD显示VGA解码信号直接给VGA编码芯片。拟定两路PAL信号在屏幕的x地址开始的区域并列显示,则开始时由SRAM1读入512点,接着由SRAM2读入512点,合并为显示器的一行显示,循环将SRAM1和SRAM2中的两帧读入屏幕,接着按地址读入VGA信号。显示模式PAL1PAL2VGA4)、ITU656解码  ITU656解码模块根据ITU656标准将4:2:

6、2的数据流解码成ITU656标准视频流。ITU656并行接口除了传输4:2:2的YCbCr视频流外,还有行、场同步所用的控制信号。PAL制式的图像一帧有625行,每秒扫描25帧;每行数据由1128字节的数据块组成。其中,PAL制式23~311行是偶数场视频数据,312~552行是奇数场视频数据,其余为垂直控制信号。  下图为ITU656每行的数据结构。每行数据包含水平控制信号和YCbCr视频数据信号。视频数据字是以27兆字/秒的速率传送的,其顺序是:Cb,Y,Cr,Y,Cb,Y,Cr,…其中,Cb,Y,Cr这3个字指的是同址的亮度和色差信号取样,后面的Y字对应于下一个亮度取样。每行开始的2

7、88字节为行控制信号,开始的4字节为EAV信号(有效视频结束),紧接着280个固定填充数据,最后是4字节的SAV信号(有效视频起始)。ITU656每行的数据结构  SAV和EAV信号有3字节的前导:FF、FF、00;最后1字节XY表示该行位于整个数据帧的位置及如何区分SAV、EAV。在每个时钟的上升沿读取从解码芯片传来的8位数据。当检测到一行数据的开始标志FF0000XY时,检测到SAV信号或EAV信号,提取H、F、V信

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。