基于vhdl语言的汽车尾灯控制器

基于vhdl语言的汽车尾灯控制器

ID:13544783

大小:28.50 KB

页数:6页

时间:2018-07-23

基于vhdl语言的汽车尾灯控制器_第1页
基于vhdl语言的汽车尾灯控制器_第2页
基于vhdl语言的汽车尾灯控制器_第3页
基于vhdl语言的汽车尾灯控制器_第4页
基于vhdl语言的汽车尾灯控制器_第5页
资源描述:

《基于vhdl语言的汽车尾灯控制器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于VHDL语言的汽车尾灯控制器汽车尾灯控制器设计一课程设计的目的:1、能够全面巩固和应用“数字逻辑”课程中所学的基本理论和方法,并初步掌握小型数字系统设计的基本方法;2、掌握VHDL语言编制小型模块的方法,并采用层次化设计;3、培养电路设计能力,懂得理论设计与实物实现的有效结合。二设计课题的要求:汽车尾部左右侧各4个灯,实现以下四个状态:A:正常运行,指示灯全灭;B:左拐弯,左侧4个灯按左循环依次点亮;C:右拐弯,右侧4个灯按右循环依次点亮;D:刹车时,8个灯随1HZ脉冲同步闪烁。三实验原理和原理图:根据课题汽车尾灯控制器的具体设计要求,可以得出四种状态下

2、对应的输入输出关系,如下表所示:输入状态左尾灯右尾灯00正常灭灭01右拐灭D4-D5-D6-D710左拐D3-D2-D1-D0灭11刹车所有灯随脉冲闪烁2位输入控制信号经过解码后产生4种可能的输出,对应汽车尾灯的4种状态。其中在“正常”状态下,左右尾灯均灭,即无输出;“右拐”状态时,启动对应的计数器对输入CLK计数,计数器输出经解码后控制右尾灯按D4-D5-D6-D7方向点亮;“左拐”状态类似于“右拐”状态;“刹车”状态时,通过一个与门允许CLK通过而控制所有灯闪烁。原理图如下:四具体开发过程:一.画电路图1,创建工程。文件〉新〉项目〉FPGA项目(File

3、〉New〉Project〉FPGAProject)。在工程栏中将会显示新建的FPGA工程名,然后可选在文件预览中选中改项目后单击鼠标右键后,在弹出菜单上选择:保存为。在对话框中为项目重新命名,其他文件如原理图和VHDL文件的重新命名操作类似。建议对新建的文件重新命名并保存(系统自动生成文件除外),以便于对项目文件进行管理和操作。在工程栏中选择:文件预览(FileView),在工程中将会列出所有属于当前工程的文件。2,添加原理图。选择:文件〉新〉原理图(FileNewSchematic),重命名并保存。左键点中原理图,键盘上PageUp,PageDown可

4、调整视图大小。选择:设计〉文档选项〉标准样式(Design〉DocumentOptions〉SheetOptions)可调整图纸尺寸大小。3,放置元件。(1)首先,打开右侧的器件库(Library),选择FPGAGeneric.IntLib,然后在器件列表中选择器件(可参照附录),例如反向器:找到inv,选中inv按placeinv或双击inv,把鼠标移到原理图上,单击左键,放置反向器,再单击右键结束放置。照此操作程序放置其他元件。(2)调整元件放置方向可双击元件,打开元件属性(或者右键选中元件拖动时的候,按Tab键打开元件属性),在图形(Graphical

5、)区域中进行调整。也可以使用快捷键,选中元件拖动时按X或者Y键选择镜像,按空格键(Space)旋转。注意课程设计用到的器件基本上可以在FPGAGeneric.IntLib中找到,具体请参见指导书附录里的元件库。本例中用到的元件有:译码器:D2_4ES,D4_16EB,计数器:CB4CES,CB4CEB,总线连接器:J16B_16S,反向器,与门,或门。4.连接元件。(1)单引脚之间,导线之间可点击Wire按钮,进行连接。(2)总线端口之间可点击Bus按钮进行连接,注意总线两边端口数应相同。如果两边端口数不相同可以使用连接。(3)利用总线连接器连接总线(Bus

6、Joiner)。(4)总线导线之间连接可点击BusEntry按钮,将放置到总线上,再连接导线,最后对总线和支线命名。本例中总线命名为N[3..0],支线要连到U14的Q2口上,Q2是与总线的N2对接的,因此,支线命名为N2。(5)添加输入输出端口,电源及地线。用导线连接的电源,地线可点击VCC和GND。用总线连接的电源,地线可点击VCCBus和GNDBus。系统仿真时需要为原理图添加输入输出端口。点击Port按钮,在原理图上添加输入输出端,并双击打开属性,修改名称和类型。注意:1,在为文件,元件,端口和网络等自定义名称时注意不要占用系统已用名称。2,输入口不

7、得悬空,输出口可以悬空,需加上标志忽略语法检查。3,本例中两个椭圆内的电路可采用同样的方式实现,现选用两种不同的方式仅为做示范讲解。二.系统仿真1.从原理图创建VHDL程序。电路图画好后保存,选择:设计〉项目的网表〉VHDL文件,然后在弹出的对话框中,钩选“生成多VHDL文件”和“转换参数为属性”两项。产生的VHDL文件保存在系统自动建立的项目中子文件夹“Generated”中。2.创建VHDL测试平台。将上述创建的VHDL文件打开,使其处于当前窗口,选择:设计〉创建VHDL测试平台。系统自动创建一个VHDTST类型的测试平台文件。3.填写有关的程序。上述系

8、统自动创建的测试平台文件是一个不完整的文件,需要在S

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。