2.4ghz频段的射频信号发生器设计

《2.4ghz频段的射频信号发生器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、2.4GHz频段的射频信号发生器设计(07-100)作者：重庆电子工程职业学院张慧敏毛卫平何川 前言在现代无线通信系统中，对大容量、高速数据的无线传输提出越来越高的要求，许多厂商也推出基于802.11系列协议的射频IC，并且无线路由器、蓝牙等技术的广泛应用，对2.4GHz频段的使用需求日益增多，但是除部分高端信号发生器具有2.4GHz频段的信号产生，大多数普通信号发生器均未涉及2.4GHz频段，开发涉及一种基于2.4GHz频段的射频信号发生器以满足科研及教学仪器使用的需要。本文正是基于这一点，设计成本低、性能可靠的2.4GHz频段的射频信号发生器。　　

2、系统方案　　系统方案以仪器面板上的人机控制设定所要操作的工作频率和基带调制方式，经由FPGA进行直接控制生成4种基本调制模式，即QPSK、16/64-QAM、GMSK、FSK，并将基带I/Q两路信号经由串并转换后送入AD9856将信号调制至70MHz的中频信号，然后通过上混频器MAX2671混频至2450MHz的射频信号，然后将混频后的信号送入射频滤波器，再由可控增益放大器将信号输出。　　2.4GHz频段的射频信号发生器框图如图1所示。　　电路设计　　信号调制电路　　信号调制电路首先是FPGA电路设计采用ALTERA公司的EP1C20芯片，用VHDL编

3、程实现由人机界面输出控制信息，然后将控制信息对应所要产生的信号，将信号输出到AD9856。AD9856是ADI公司的一款单片混合信号的12位积分数字上行转换器，采样速率为200MSPS，产生80MHz的数字输出和80dB窄带的无杂散信号动态范围。AD9856具有200MHz的内部时钟，集成带锁定指示器的4～20倍可编程时钟倍频器，提供高精度的系统时钟，单端或者差分输入参考时钟，而且可以输出数据时钟;内部32位正交DDS，可实现FSK调制功能;12位DDS和DAC和数据路径结构，可接受复合I/Q输入数据;32位频率控制字，采用与SPI兼容的接口，用FPG

4、A控制可靠方便，串行时钟为10MHz;具有反转SINC功能，在DAC变换之前恢复出想得到的信号包络。利用AD9856产生调制信号的电路框图见图2所示。 　　图1系统框图 　　图2AD9856产生调制信号的电路从图2可以看到，在FPGA内进行编码调制，产生的I/Q两路信号经由串并转换后送入AD9856中，在AD9856内部有一个DDS内核,通过FPGA控制产生正交本振信号送入正交调制器，每路通过2级分别与I/Q信号相乘之后相加，产生正交调制信号，而具体的调制模式可以通过FPGA的基带信号编码映射设计，最后通过12位DAC变为正交调制的模拟差分信号输出，接

5、着用耦合射频变压器将输出的差分信号转换为单端信号，经由70MHz的SAW滤波器滤波，最后选用中频放大器进行信号放大，就可送入混频器进行混频了。　　混频器电路　　混频电路对2.4GHz频段的实现极为重要，主要完成将70M中频信号调制到2.4GHz射频，要求混频电路的频带抑制型，这里选用MAXIM公司的专用2.4GHz频段的MAX2671混频芯片。MAX2671允许中频输入频率在40MHz到500MHz之间，射频输出频率在2.4GHz到2.5GHz之间。采用单端信号，内部集成了一个单通道的乘法器，在2450MHz的射频信号混频输出时，具有8.9dB的增益，

6、因此，本振信号在-10dBm到+5dBm之间均可。在输入输出匹配时，只需要很少的外围器件，其电路结构如图3所示。 图3MAX2671电路射频本振信号电路设计　　在信号发生器设计中，要将70MHz的中频信号混频至2450MHz的ISM频段的射频信号，需要产生射频本振信号，频率为2380MHz。本振信号电路采用PLL+VCO的锁相环路提供本振信号，具有精度和稳定度高、频率可变等优点，方便在以后频率资源调整或扩展。本振信号的频率稳定度很重要，这部分设计以集成电路为核心，采用ADI公司的频率合成器ADF4113和MAXIM公司的压控振荡器MAX2750，其原理

7、框图如图4所示。　　图4射频本振信号电路框图　　为控制频率合成器通过FPGA模拟3线串行接口信号时序来控制锁相环频率合成器ADF4113，根据ADF4113内部完成参考晶振的频率和压控振荡器(VCO)的频率(经除N分频器)相位差的比较，并转换成相对应的线性电压输出，经低通滤波器(LPF)虑除高频干扰后，获得一较为稳定的电压，控制VCO的振荡频率输出，从而获得所需要的2380MHz本振信号。　　ADF4113是ADI公司的一款高性能频率合成器，最高工作频率达到4GHz。ADF4113主要由一个低噪声数字鉴相器(PFD)、一个精密电荷泵、一个可编程参考分频

8、器、可编程A(6bit)及B(13bit)分频计数器和一个双模分频器(P/P+1)构成。MAX