数字电路实验指导(dice系列)

《数字电路实验指导(dice系列)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验一、TTL逻辑门的逻辑功能及主要参数的测试一、实验目的1，掌握TTL与非门主要参的测试方法；2，掌握TTL与非门传输特性的测试方法；二、实验仪器1，数字实验装置2，示波器3，数字毫伏表4，uA电流表5，74LS00一台；一台；一只；一只；一片；三、实验原理（一）、与非门逻辑功能二输入端F=AB四输入端F=ABCD（二）、TTL与非门主要参数1，空载导通电源电流IE1；IE1是与非门处于开启状态下流过电源的电流，其大小标志着开态门功耗P1的大小，P1=VccIE1。（一般指标：IE1≤10mA）。2，空载截止电源电流IE2；IE2是与非门处于关

2、闭状态下流过电源的电流，其关闭门的功耗P2=VccIE2，与非门静态功耗：P=（P1+P2）/2。（一般指标：IE2≤5mA）。3，输入短路电流Iis：输入短路电流Iis是被测输入端接，其余输入端悬空时，灌进前级门的负载电流，，Iis太大将影响前级门的扇出系数（一般指标：Iis≤1.5mA）。4，输入漏电流IiH是寄生晶体管效应产生的输入电流。（一般指标：IiH≤70mA）。5，输出高电平VOH；输出高电平是电路的关态输出电平，即电路输入端有一个以上低电平时的输出值（一般指标：VOH≥3.2V）。6，输出低电平VOL；输出低电平是电路的开态输出电

3、平，即所有输入端接高电平时的输出电平值，（一般指标：VOL≤0.35V）。7，开门电平VON；开门电平VON是指输出为额定低电平时的最小输入电平。（一般指标：VOL≤1.8V）。-1-8，关门电平VOFF；开门电平VOFF是指输出为额定高电平的90%时的输入电平。（一般指标：VOFF≥0.8V）。9，扇出系数N；扇出系数N是指电路在正常工作条件下带同类门的个数，它反映了门电路带负载的能力。N=IL/Iis；其中IL：门电路开态时的负载电流，Iis：输入短路电流，（一般指标：N≥8）。10，平均延迟时间tpd；平均延迟时间tpd是衡量门电路开关速度

4、的参数，tpd=(tp1+tp2)/2，其中，tp1：导通延迟时间，tp2：延迟时间，（tpd≤30ns）四、实验内容（一）、与非门的逻辑功能测试；采用二输入与非门74LS00进行逻辑功能测试。测试结果填入表1-1。（二）、与非门主要参数测试：电源电压VCC=5V。1，空载导通电源电流IE1：(1)测试条件：输入端全部悬空，输出端空载。(2)测试电路如图1-1；表1-1ABY图1-12，空载截止电源电流IE2：(1)测试条件：任一输入端低电平（0）输出悬空。(2)测试电路如图1-2；图1-2-2-3，输入短路电流Iis：(1)测试条件：被测输入端

5、通过电流表接地，其余输入端和输出端悬空。(2)测试电路如图1-3；图1-34,输入端漏电流IiH：(1)测试条件：被测输入端通过电流表接VCC，其余输入端接地。(2)测试电路如图1-4；图1-45，输出高电平VOH，输出低电平VOL，开门电平VON与关门电平VOFF的测试：（1）测试条件：测空载传输特性：输出空载，任一输入端接可调电压，其余输入端悬空。（2）测试电路如图1-5，利用10K电位器调节输入电压值。实测电压传输特性曲线，并从曲线上读出VOH、VOL、VON、VOFF，实测数据填入表1-2中。图1-5-3-表1-2Vi（V）0.3Vo（V

6、）6，扇出系数N：（1）测试条件：所有输入端悬空。（2）测试电路如图1-6；0.51.01.11.21.31.41.52.0图1-67，平均传输延迟时间tpd：将74LS00其中三个与非门按下图连接构成环形振荡器。图1-7该振荡器输出脉冲周期T=2（tpd1+tpd2+tpd3），tpd1=tpd2=tpd3，tpd=t/6，t=1/f，用频率计或示波器测量其振荡器的频率f，由此计算tpd。五、实验报告要求1，整理实验数据，分析实验结果。2，列出二输入与非门的真值表。3，画出所测与非门的电压传输特性曲线。4，根据实验测得的IE1、IE2，计算与非

7、门的静态平均功耗。-4-实验二、CMOS集成逻辑门的测试一、实验目的1，了解和掌握CMOS集成逻辑门的特点及使用规则；2，验证CMOS门电路的功能。二、实验仪器1，万用表2，74LS00、74LS021只各一片三、预习要求如用发光二极管指示CMOS电路的输出状态（发光二极管的工作电流I=10mA，管压降V≈1.8V），电路应如何连接？四、CMOS逻辑门的特点与使用规则1，主要特点（1）微功耗，一个单门功耗仅为0.01~0.1uw；（2）电源适应范围宽3~8V；（3）输出摆幅大，接近于VDD；（4）输入阻抗大，其值为10~Ω；（5）扇出系数大，可达

8、50左右；2，使用规则（1）输入端a，不使用的输入端不能悬空，应根据逻辑关系或接VDD或接VSS；b，CMOS集成电路在未接电源VDD之