基于lpm_rom的八选一波形发生器

基于lpm_rom的八选一波形发生器

ID:13295522

大小:1.00 MB

页数:17页

时间:2018-07-21

基于lpm_rom的八选一波形发生器_第1页
基于lpm_rom的八选一波形发生器_第2页
基于lpm_rom的八选一波形发生器_第3页
基于lpm_rom的八选一波形发生器_第4页
基于lpm_rom的八选一波形发生器_第5页
资源描述:

《基于lpm_rom的八选一波形发生器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、最近一直在学stm32,怕时间久了FPGA 生疏,就重新做了下八选一的波形发生器,用lpm_rom做,做完之后再用quartus进行功能仿真和时序仿真,主要是把实验流程记录下来。以免过阵子又忘了。 一、设计输入Step1 打开Quartus软件,新建工程:File -> New Projiect Wizard,设置工程文件夹存放位置以及工程名一路Next,到Page3 of 5选器件,我的是Cyclone II EP2C8Q208C8,然后又是Next直到Finish。 Step2 新建文件*.bdf文件,http://bz.qqq90.com采

2、用原理图输入:File -> New -> Design -> Block Diagram/Schematic File,OK!新建一个*.bdf文件。 Step3 新建mif文件,这个文件用来装lpm_rom初值:File -> New -> Memory Files -> Memory Initialization File,OK。字数为256,字的位数为8,一会儿建lpm_rom再细讲。点OK。用MATLAB生成sin波形的初始值,装入mif文件。总共有256个值,装好之后如下 在wave_sel_8_1工程文件夹下新建一个mif文件夹,用

3、来装初始化文件。把新建的mif文件保存到mif文件夹下,名字为sin.mif。这个文件用来装sin波形的初始值。 Step4 对新建的*.bdf文件进行编辑。http://koko.wan128.cn双击空白部分,出现Symbol窗口,在Libraries一栏选择d:/altera/90/quartus/libraries... -> megafunctions -> storage -> lpm_rom。点OK,出现下图进行lpm_rom配置:output file 选择VHDL或Verilog HDL,这个是没什么影响的。lpm_rom_si

4、n是修改后的名字。NextOutput 位宽为8位,memory为256个字。由于位宽是8位,所以每个字也是8位,256个字即memory的深度,需要8位地址线可寻址,2^8 = 256。所以地址线宽度为8,说明可寻址深度是2^8 = 256。输出宽度为8,说明每个存储单元是8位。一路Next直到这里这是新建的memory初始化,点Browse,在mif文件夹下,找到sin.mif文件。路径如下:一直Next到最后一步    这几个文件暂时还搞不清楚,都选上吧。暗色的是不能更改的。    Finish之后出现选Yes,在bdf文件上单击鼠标,刚才

5、新建的lpm_rom_sin就放到工程里了。 Step5 到此为止,一个完整的lpm_rom_sin做好了,现在最重要的是要保存成果。把这个bdf文件保存在wave_sel_8_1文件夹下,名字为wave_sel_8_1.bdf。重复step3 和step4,依次把lpm_rom_triangular、lpm_rom_square、lpm_rom_sawtooth1、lpm_rom_sawtooth0、lpm_rom_ladder、lpm_rom_stair1、lpm_rom_stair0剩下的7个lpm_rom做好。这8个波形依次是正弦波、三角

6、波、方波、锯齿波1(向上)、锯齿波0(向下)、梯形波、阶梯波1(向上)、阶梯波0(向下)。就是麻烦,小心仔细一点就OK了。 好了,8个波形ROM产生了,还差一个计数模块和一个选择模块。最麻烦的部分已经做完了,Ctrl + S一下,然后休息一下。 Step6 新建计数模块,File -> New -> Design -> VHDL Files保存为count.vhd,放在wave_sel_8_1下。 右键count.vhd -> Create Symbol Files for Current File。回到bdf文件下,双击空白部分 选择Proje

7、ct -> COUNT,点击OK。放入工程中。Crtl + s。养成保存的好习惯。 Step7 新建选择模块,File -> New -> Design -> VHDL Files保存为SEL8_1.vhd。剩下步骤同step6。 Step8 所有的模块都已经做好了,就剩下输入、输出管脚了。还是双击bdf文件的空白部分直接在Name中输入input,点OK。Output也一样,总共需要3个输入,一个输出。3个输入分别是CLK、CLRn、in_sel[2..0](这个是总线,3跟,器选择作用)。一个输出是output[7..0]。选中的波形就通过这

8、个output输出。 Step9 连线,最后结果是有事没事就按Ctrl + S。现在看一下整个工程的目录结构 然后就得仿真了,仿真的目的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。