多核芯片问题综述

《多核芯片问题综述》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、多核处理器问题综述1.介绍在1965年4月，GordonMoore在电子杂志一篇题为《在集成电路板上增加更多组件》的文章中曾预言到说，不久的将来芯片上集成的晶体管的数量将每12个月番倍[1]。虽然这种趋势退化为每18个月翻番，但这仍然是包括内存，微处理器，和图形处理器在内的集成电路工业的发展动力，并由此成为著名的摩尔定律。很多年来这条定律成为了产品设计者的路线图，他们不断将晶体管进行各种更高效的组合安排，以此来达到提高性能的要求。这种趋势延续至今已经超过了40年。在这段过程中，在处理器的发展一直贯穿着这么一条主线，那就是不断复杂的指令集，更高的时钟频率

2、，更大的发热量和更多的电能损耗。直到最近，继续提高处理器时钟频率看起来已经变得十分困难，而热能和电能损耗也没有得到很好的控制。另一方面，人们对处理器性能提高的要求仍在继续，这促成了工业界转向多处理器（多核）的设计与发展。多核能够带来不少好处，现在看来似乎已经成为处理器发展的最有前景的方向，但同时也带来了很多设计上的问题和困难，本文首先从单核向多核转变的过程谈起，列举出多核设计中的几个核心问题，包括芯片中组件互连和cache一致性问题等，并提出几种设计改良方案。接着根据设计方案进行系统建模，测试。最后，由得出的测试数据评价分析设计方案，或从中得到启示继续

3、修改，或思考如何在成本和性能之间达到最优折衷。文章最后结合已经阅读过的论文，提出多核领域下一步发展努力的方向。2.从单核到多核的迁移九十年代中期，时钟频率是处理器发展的一个趋势。从1993发布的intelPentium到03年的intelPentiumIV，时钟频率每18到24个月翻番，成为了在这期间促进微处理器性能提高的主要动力[2]。然而，由于不断增加的动态电能损耗和设计复杂度，4GHz似乎已经成为了时钟频率的极限。芯片面积的缩小和减少能源损耗是另一个发展趋势，而这种发展趋势现在也已趋缓，因为这要求设计者把电能限制在特定的预算下。电压缩放开始于90

4、年代早期，这时候支持处理器的电压偏离了5V标准。这种缩减的由来是为了避免氧化物的压力，因为氧化物的厚度增加了晶体管的体积。为了保持晶体管的性能，阀值电压同样需要缩小。然而减小了阀值电压导致了子阀值的泄露，这就要求设计者重新思考性能提高与更低阀值、更多泄露之间的权衡问题。在单核的发展过程中，设计复杂度不断提高，这从之前设计队伍的增加可以看出。让我们看看过去几年来一些取得进步的技术，这里有投机执行和分支预测。稍后，动态执行也引入进来，里面还包括了超标量和乱序执行。接着，超线程后面紧跟着多线程技术。所有这些特征是在增加设计和验证复杂度的基础增加处理性能的。第

5、一个微处理器只有2200个晶体管。从二十世纪八九十年代起至今，设计者对处理器的设计仅被限于晶体管的数量上。然而直至最近能源成为了一个重要限制因素。芯片的缩放所带来的一个副产品是每个晶体管成本的降低。如果我们认为这种缩放趋势继续下去的话，晶体管将变成免费的。因此我们开启了一条新路来达到提高性能的要求而并不打破能源损耗的要求。解决电能问题的一个最好的方法是并行。这种方法可以以更高的数据吞吐和更低的电压和频率来维持性能要求。这么做的结果是要求更多晶体管，但是整体上减少了能源损耗，降低了电源密度。这是我们转向多核背后的一个理由。多核的另一个有点是它内在的冗余允

6、许灵活的体系结构。之前处理器针脚由速度决定，而这里针脚数可以由工作核的数量和数据吞吐决定。另外，多个核集成在一块芯片上可以降低互联延迟并因此增加核之间的带宽。最后，多核推向市场的时间和增加的性能是工业界转向多核的一个关键动力。多核可以采用多种形式。一种形式是可以包含多种异质的核来处理各种不同的应用。例如，一个DSP核可以处理多媒体应用，一个复杂的核可以处理大计算量应用。另一个可能是许多同质并可以互相弥补的核组合起来，并分治大计算量应用，而平均分到每个核上的只是相对较小的任务。多核同样可以采用几个复杂同质的核组合起来的形式，各个核可以分别处理多种任务。当

7、然，也可以是以上这些组合方式的一个混合。多核设计究竟采用哪种形式取决于哪种设计(a)提供最大的吞吐，(b)符合DFM/DFY要求，(c)符合热能和电能要求，(d)符合成本目标，(e)是合理的。无论采用哪种形式的多核设计，他们都很自然地支持降低无用核的电源消耗，因此总体上节省了电能开销。但这并不是意味着关于多核的所有问题都已经有了答案。有效地发挥的性能需要提供恰当的软件。HW/SW联合设计将成为一个很重要的方面。另外，多核提供了IP重使用的可能，这样性能的提高不再一位这处理器的复杂设计。相反，更高性能的获得可以通过增加核的数量，这也许仅仅意味着对前一代的

8、产品做少许修改。这时，设计的关键或许变成了如何设计多核之间通讯线路和协议，这些问题我们将在下面