指令缓存最新技术概述

《指令缓存最新技术概述》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、指令缓存最新技术概述16摘要在现代微处理器的设计中，缓存是整个微处理器性能的决定性因素。而其中指令缓存的性能则直接影响了程序运行的速度和效率，是计算机体系结构学术界的一个研究热点。本文针对最近三年出现各大国际会议上关于指令缓存的文章，做一个简略的综述。概括一下指令缓存的所采取的基本技术，介绍一部分最新的指令缓存的研究成果，并进行一些点评和展望。关键词：指令缓存最新技术16目录摘要2第1章指令缓存的概述4第2章指令缓存原理分析42.1指令缓存寻址原理42.2指令缓存预取技术52.3指令缓存替换算法62

2、.4程序指令重排技术6第3章一些最新指令缓存技术综述73.1指令的预取技术73.1.1FetchDirectedPrefetch(FDP)73.1.2预取前置级技术(FetchPrestaging)83.1.3FDP与预取前置级技术性能的比较93.2缓存的替换策略--增强LRU(ImprovedLeast-RecentlyUsed)算法103.2.1问题的提出103.2.2增强LRU算法描述113.3程序指令重排技术113.3.1实现概念及实现细节123.3.2性能分析及比较133.4可配置指令缓存

3、映射实现14参考文献1516第1章指令缓存的概述指令缓存的性能是影响CPU性能的一个重要因素，指令缓存的命中率和命中时间直接影响了CPU流水线的性能，因此，提高指令缓存的性能往往能获得较高的计算机性能提升。本文主要对指令缓存技术进行一些简略的概述，并分析近三年的一些针对指令缓存的新技术，对其做一个综述，并提出一些展望。本文第二章对指令缓存的一部分基本原理进行介绍，涉及寻址原理，预取技术，替换算法以及重排技术。第三章则针对第二章介绍的各种原理，介绍分析相应技术的最新发展。第2章指令缓存原理分析2.1指

4、令缓存寻址原理由于缓存的容量比主存储器的少，当新的主存内容需要被调入缓存而缓存可用位置又被占满时，需要一种算法把主存的块映射到缓存的槽中。同时，还需要一种方法来确定主存储器的哪一块当前占用缓存槽。映射功能的选择决定了缓存的结构，通常采用3种技术：直接、全相联和组相联。直接映射将主存储器的每块映射到一个固定可用的缓存槽。直接映射的技术实现时简单，花费少。它的主要缺点是对于给定的块，有固定的缓存位置；如果一个程序恰好重复引用两个映射到同一槽中并且来自不同主存块的字，则这些块将不断的交换到缓存中，命中率会

5、降低。全相联映射允许主存储器中的每一个字块映射到缓存的任何一个槽中，也允许从已占满的缓存中替换出任何一个旧块。为了确定一块是否在缓存中，缓存控制逻辑必须同时对每个槽中的标记位进行检查，看其是否匹配。对于全相联映射，当新的一块读入到槽时，替换旧的一块具有灵活性，其命中率最大，其缺点是需要复杂的电路来并行检查所有的缓存槽的标记，因此性能会有一定的影响。组相联映射是一种体现直接和全相联方法的优点而又避免其缺点的折中方案。采用组相联映射，一个主存储器的数据块能映射到缓存相应组的任意一个槽中，这样，缓存控制逻

6、辑把存储器地址分为三个域：标记，组和字。162.2指令缓存预取技术指令缓存虽然可以缓解处理器和存储器之间的性能差距，但是一旦指令缓存中的内容出现访问失效，则会产生很大的性能损失。指令缓存预取技术通过分析程序行为，提前把即将被访问的指令从存储器中读入指令缓存，从而降低指令缓存的失效率。只有精确地预测程序的流程，才能精确地实现指令的预取。而程序的流程中，最难预测的就是程序的分支跳转情况。预测程序行为的方法有三类[12]：(1)静态预测，利用程序以前运行时统计的配置信息在编译时进行预测；(2)动态预测，利

7、用硬件以及对程序运行的记录在程序执行时进行预测；(3)动静态结合预测，利用配置信息进行编译优化，并在程序运行过程中进行动态预测。一般说来，静态预测准确率低，动态预测硬件开销大，第三种方法效果最好，但实现复杂度最高。常见的指令预取技术主要描述如下：最简单的指令预取技术为Next-N-Line预取[1][2]，这是一种顺序预取技术，每次预取当前指令块后的N个块，通常在N=4或8时效果最好。其优点是实现简单，但效率不高，体现在无效预取指令多，并且不能对长距离跳转、过程调用、过程返回、间接跳转等分支指令进行

8、有效处理Target-Line预取[3]使用一个预测表确定预取指令地址，表中记录了指令地址和对应的预取地址。每个指令块可能包含多条指令，分别对应预测表中某个项。这种技术可能无法保证有充足的时间完成预取，其效果的好坏受到预测表大小的影响，但其无效预取率低于Next-N-Line预取。Wrong-Path预取[4]根据条件分支指令进行预取，但此次预取并不是为本次执行进行的，而是为了确保在下次执行该分支指令时，目标指令已经被读入指令Cache。这种技术实现代价低，可能有足够