计算机体系结构实验报告 (字)

计算机体系结构实验报告 (字)

ID:13110968

大小:34.00 KB

页数:11页

时间:2018-07-20

计算机体系结构实验报告 (字)_第1页
计算机体系结构实验报告 (字)_第2页
计算机体系结构实验报告 (字)_第3页
计算机体系结构实验报告 (字)_第4页
计算机体系结构实验报告 (字)_第5页
资源描述:

《计算机体系结构实验报告 (字)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、计算机体系结构实验报告(8000字)华东理工大学《计算机系统结构》实验报告专业班级姓名学号成绩指导教师计算机计算机实验教学中心实验一一、实验名称FIFO先进先出存储器实验实验地点一教108实验日期2016-4-1二、实验目的掌握FIFO存储器的工作特性和读写方法。三、实验设备PC机一台,TD-CMX实验系统一套。四、实验原理本实验用FPGA芯片来实现一个简单的8位×4的FIFO,本实验用FPGA芯片来实现一个简单的8位×4的FIFO,器件的接口信号如图3-2-1,内部逻辑图如下图3-2-2。其各信号的功能为:EMPTY

2、:FIFO存储器空标志,高电平有效。FULL:FIFO存储器满标志,高电平有效。RST:清FIFO存储器为空。FIFOWR:FIFO存储器写入信号,低电平有效。FIFORD:FIFO存储器读信号,低电平有效。ID0~ID7:FIFO存储器输入数据线。OD0~OD7:FIFO存储器输出数据线。内部逻辑图设计的顶层原理图如下:五、实验操作及运行结果按照上述功能要求及管脚说明,进行FPGA芯片设计,其引脚电路图如图3-2-4所示。关闭电源,按图3-2-5实验连线图接线。确保接线正确后打开实验系统的电源。编辑、编译所设计的程序

3、,打开实验系统电源,将下载电缆插入FPGA单元的JTAG口,把生成的SOF文件下载到FPGA单元中去。接线图中B03和B04是FIFO空状态、满状态指示信号,分别接到扩展单元指示灯E0、E1上,用来反映FIFO当前的状态。注意:系统总清后FIFO输出的数据是无效的,因为当FIFO总清后,读计数器的输出被清零,此时多路开关选择输出C0中的数据,而C0中的数据是不确定的。当第一次对FIFO进行写操作后,FIFO输出的数据开始有效。简单的说,空标志位无效时,FIFO的输出有效。每读一次,FIFO的输出改变一次,指向下一个数据

4、。当FIFO满标志有效时,不允许再对FIFO进行写操作,否则会引起系统错误。本实验最终结果与预期相同:按动系统右下脚的CLR清零开关可使读、写信号计数清零。这时指示灯E0亮,表示FIFO为空。使用CON单元编号为SD27到SD20的开关模拟输入总线给出一个数据,按动时序与操作台单元的开关ST,可将该数写入到FIFO中。这时指示灯E0灭,表示FIFO中已经有数据存在,说明当前FIFO的输出是有效的;依次写四次后,FULL满标志置位,这时指示灯E1亮;然后连续按动开关KK,给出读信号,将顺序读出所存的四个数,扩展总线的数据

5、显示灯EB7到EB0显示所读出的数据,四个数全部读出后,EMPTY空标志置位。六、实验中出现的问题和解决方法这个实验电路连接比较简单,没有遇到接线问题。本实验关键在于对实验过程的理解,时间主要花在对实验箱熟悉上面,包括输入端口和输出端口对应指示灯的位置的熟悉。实验二一、实验名称多通路的运算器与寄存器堆设计实验实验地点一教108实验日期2016-4-17二、实验目的1.了解多通路的运算器与寄存器堆的组成结构。2.掌握多通路的运算器与寄存器堆的工作原理及设计方法。三、实验设备PC机一台,TD-CMX实验系统一套。四、实验原

6、理1.ALU®单元的结构ALU®单元由运算器和双端口寄存器堆构成,通过不同的控制信号SEL1、SEL0产生不同结构的运算器。运算器内部含有三个独立运算部件,分别为算术、逻辑和移位运算部件,要处理的数据存于暂存器A和暂存器B。SEL0和SEL1用于选择运算器和寄存器堆的通路:当SEL1=0、SEL0=0,ALU的输出D7?D0、REG的输出OUT7?OUT0和ALU与REG的输入IN7?IN0接到CPU内总线上时,如图1-2-1所示,寄存器堆只能从右口进行操作,相当于只有一组控制线的单端口寄存器堆,一般计算机

7、组成原理实验涉及到的运算器和寄存器就是采用这种结构。当SEL1=1、SEL0=0,REG的输出OUT7?OUT0和ALU与REG的输入IN7?IN0接到CPU内总线上时,运算器和双端口寄存器堆的结构如图1-2-2所示,寄存器堆由两组控制信号来分别进行控制,每组控制信号都可以相对独立的对寄存器堆进行读写操作,同时增加了执行专用通道A总线,以利于提高指令执行的效率。当SEL1=1、SEL0=1,REG的输出OUT7?OUT0和ALU与REG的输入IN7?IN0接到CPU内总线上时,运算器和双端口寄存器堆的结构如图1-2-3

8、所示,在双通道双端口运算器和寄存器堆的基础上增加了暂存器旁路,把运算结果写回到寄存器堆的同时也可以写到暂存器A、暂存器B中。由于在运算型指令中把运算的结果写到通用寄存器中的指令很多,占运算型指令的大多数,发生通用寄存器数据相关的概率相当高,因此,可以用硬件设置专用路径来解决这种通用寄存器数据相关问题。2.ALU®单元的应用在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。