数字频率计的设计 ——毕业设计论文

《数字频率计的设计 ——毕业设计论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、EDA技术及应用实验报告姓名：XXX班级：XXX学号：XXXX-14-实验/上机报告课程名称：EDA技术及应用专业：电气工程及其自动化成绩：指导教师：XXX姓名：XXX日期：2013/10/23项目序号：实验三学号：XXX时间：星期三项目名称：数字频率计的设计组号：地点：XXXX一、实验目的设计一个能测量方波信号的频率的频率计。二、实验环境QuartusII7.0开发系统。三、实验内容1.设计一个能测量方波信号的频率的频率计。2.测量的频率范围是0~Hz。3.结果用十进制数显示。四、实验过程设计思想：-14-用

2、于频率测量的方法有很多，频率测量的准确度主要取决于所测量的频率范围以及被测对象的特点。而测量所能达到的精度，不仅仅取决于作为标准使用的频率源的精度，也取决于所使用的测量设备和测量方法。所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为f=N/T。数字频率计的主要功能是测量周期信号的频率。频率是单位时间（1S）内信号发生周期变化的次数。如果我们能在给定的1S时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计

3、首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。实验步骤：1.测频控制信号发生器的功能模块及仿真源程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYTESTCTLISPORT(CLK:INSTD_LOGIC;--1Hz测频控制时钟TSTEN:OUTSTD_LOGIC;--计数器时钟使能CLR

4、_CNT:OUTSTD_LOGIC;--计数器清零LOAD:OUTSTD_LOGIC);--输出锁存信号ENDENTITYTESTCTL;ARCHITECTUREARTOFTESTCTLISSIGNALDIV2CLK:STD_LOGIC;BEGINPROCESS(CLK)ISBEGINIFCLK'EVENTANDCLK='1'THEN--1HZ时钟二分频DIV2CLK<=NOTDIV2CLK;ENDIF;-14-ENDPROCESS;PROCESS(CLK,DIV2CLK)ISBEGINIFCLK='0'AND

5、DIV2CLK='0'THEN--产生计数器清零信号CLR_CNT<='1';ELSECLR_CNT<='0';ENDIF;ENDPROCESS;LOAD<=NOTDIV2CLK;TSTEN<=DIV2CLK;ENDARCHITECTUREART;2.32位锁存器的功能模块及仿真源程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYREG32BISPORT(LOAD:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(31DOWNTO0);DOU

6、T:OUTSTD_LOGIC_VECTOR(31DOWNTO0));ENDENTITYREG32B;ARCHITECTUREARTOFREG32BISBEGINPROCESS(LOAD,DIN)ISBEGINIFLOAD'EVENTANDLOAD='1'THENDOUT<=DIN;--锁存输入数据ENDIF;ENDPROCESS;-14-ENDARCHITECTUREART;3.十进制计数器的功能模块及仿真源程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCN

7、T10ISPORT(CLK:INSTD_LOGIC;--计数时钟信号CLR:INSTD_LOGIC;--清零信号ENA:INSTD_LOGIC;--计数使能信号CQ:OUTINTEGERRANGE0TO15;--4位计数结果输出CARRY_OUT:OUTSTD_LOGIC);--计数进位ENDENTITYCNT10;ARCHITECTUREARTOFCNT10ISSIGNALCQI:INTEGERRANGE0TO15;BEGINPROCESS(CLK,CLR,ENA)ISBEGINIFCLR='1'THENCQ

8、I<=0;--计数器异步清零ELSIFCLK'EVENTANDCLK='1'THENIFENA='1'THENIFCQI<9THENCQI<=CQI+1;ELSECQI<=0;ENDIF;--等于9,则计数器清零ENDIF;ENDIF;ENDPROCESS;PROCESS(CQI)IS-14-BEGINIFCQI=9THENCARRY_OUT<='1';--进位输出ELSECARRY_