本科毕业论文-—基于verilog的fsk调制器的设计与实现.doc

《本科毕业论文-—基于verilog的fsk调制器的设计与实现.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、湖北经济学院本科毕业（设计）论文毕业（设计）论文题目：基于Verilog的FSK调制器的设计与实现湖北经济学院本科毕业（设计）论文目录摘要1ABSTRACT2一、前言3（一）课题简介3（二）文献综述3二、系统的总体方案设计8（一）设计要求8（二）设计原理及方案8三、各单元电路设计14（一）DDS整体结构设计14（二）调制器17(三)数字基带信号18四、软件设计及仿真19（一）硬件逻辑电路设计流程19（二）DDS技术软件设计与仿真21（三）选择器仿真24（四）FSK调制器软件仿真24(五)数字基带信号仿真24五、系统调试/硬件测试26（一）硬件调试方法26（二）

2、系统的硬件验证及联调27小结30致谢31参考文献32附录33湖北经济学院本科毕业（设计）论文摘要FSK（Frequency-shiftkeying）是信息传输中使用得较早的一种调制方式，它实现起来较容易,抗噪声与抗衰减的性能较好，在中低速数据传输中得到了广泛的应用。而DDS（DirectDigitalSynthesizer）是直接数字式频率合成器的英文缩写，和DSP（digitalsignalprocessor）——数字信号处理一样，DDS是一种很重要的数字化技术。与传统的频率合成器相比，DDS的优点有低成本、低功耗、高分辨率和快速转换时间，它广泛地运用在电信

3、与电子仪器领域，是实现设备全数字化的一个关键技术。而本课题设计的基于Verilog的FSK调制器，就是采用EDA技术，以FPGA为核心，在DDS技术的基础上实现FSK调制器的设计。设计中用FPGA芯片完成各种时序逻辑控制、计数功能。在QuartusⅡ平台上，用VerilogHDL语言编程完成了FPGA的软件设计、编译、调试、仿真和下载，在FPGA上进行硬件的测试。关键词:FSK调制器DDSFPGAQuartusⅡ40湖北经济学院本科毕业（设计）论文ABSTRACTFSK(Frequency-shiftkeying)maybeusedfortransmissio

4、nofinformationofamodulationearlier,itiseasiertoimplement,preferablyanti-anti-noiseandattenuationproperties,hasbeenwidelyusedinlow-speeddatatransmission.AndaDSP(digitalsignalprocessor)-asdigitalsignalprocessing,DDSisaveryimportantdigitaltechnology.DDS(DirectDigitalSynthesizer)yesyesd

5、irectdigitalfrequencysynthesizerabbreviation.Comparedwiththeconventionalfrequencysynthesizer,DDShastheadvantageoflow-cost,low-power,highresolutionandfastconversiontime,itiswidelyusedinthefieldoftelecommunicationsandelectronicequipment,istoachievefulldigitalequipmentisakeytechnology.

6、ThedesignofthisprojectVerilog-basedFSKmodulator,istheuseofEDAtechnologytoFPGAasthecore,FSKmodulatorbasedonDDStechnologydesign.CompleteavarietyofdesignsusingFPGAchiptimingcontrollogic,countingfunction.OntheQuartusⅡplatformwithVerilogHDLlanguageprogrammingcompleteFPGAdesignsoftware,co

7、mpiling,debugging,simulationanddownloading,aftertheFPGAhardwaretests.Keywords:FSKmodulatorDDSFPGAQuartusⅡ40湖北经济学院本科毕业（设计）论文一、前言（一）课题简介1.设计目标直接数字式频率合成DDS技术是近年来发展起来的一种新的频率合成技术。其主要优点是相对带宽很宽、频率转换时间极短（可小于20ns）、频率分辨率很高（典型值为0.001Hz）、全数字化结构便于集成、输出相位连续、频率、相位和幅度均可实现程控。本设计在采用VerilogHDL语言实现DDS信

8、号源的基础上,实现FSK调制器的设计。