本科毕业论文-—基于fpga的数字时钟.doc

本科毕业论文-—基于fpga的数字时钟.doc

ID:12719576

大小:938.50 KB

页数:48页

时间:2018-07-18

本科毕业论文-—基于fpga的数字时钟.doc_第1页
本科毕业论文-—基于fpga的数字时钟.doc_第2页
本科毕业论文-—基于fpga的数字时钟.doc_第3页
本科毕业论文-—基于fpga的数字时钟.doc_第4页
本科毕业论文-—基于fpga的数字时钟.doc_第5页
资源描述:

《本科毕业论文-—基于fpga的数字时钟.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、毕业论文(设计)题目:基于FPGA的数字时钟设计目录摘要IAbstractII1绪论11.1研究问题背景和现状11.2研究目的及意义11.3设计内容及目标21.3.1研究内容21.3.2研究目标22系统设计方案32.1控制方案的选择32.2时钟电路的选择32.3校时控制电路的选择32.4显示电路的选择43系统电路总体设计53.1系统设计总体框图53.2电源供电电路设计53.2.1外围电路电源设计53.2.2芯片电源电路设计63.2.3电源滤波电路63.3FPGA芯片及其引脚73.4JTAG下载配置

2、电路设计83.5时钟信号电路设计93.6复位电路93.7键盘电路设计103.8人机显示电路103.9整点报时电路设计114FPGA内部程序设计124.1分频器的程序设计124.2秒计数器程序设计134.3分计数器程序设计154.4小时计数器程序设计164.5日计数器程序设计164.6月计数器程序设计174.7年计数器程序设计184.8键盘控制程序设计194.9LCD1602程序设计204.10顶层文件设置及编译下载215总结225.1结论225.2设计中遇到的问题22参考文献23致谢24附录:25

3、附录1最小系统及配置电路图25附录2系统外围电路图26附录3系统设计程序27附录4顶层原理图及引脚设置43基于FPGA的数字时钟设计摘要利用FPGA器件设计数字电路,不仅可以将时钟的硬件电路和设计流程简化,而且可以减小本设计系统的前期成本与模块体积,提高了系统的稳定性,缩短设计周期。FPGA不仅可以实现简单的74系列的电路逻辑设计,而且可以作为具有高性能的CPU,来控制总系统运行。本设计采用EP1K10TC100-1芯片作为控制CPU,整个系统采用VHDL语言,50MHZ的晶振产生时钟脉冲,用VH

4、DL语言设计分频器获得秒信号及其他时钟信号,经过计数器分别对年、月、日、时、分、秒的控制逻辑累加形成计数模块,并通过独立键盘对计数模块进行调整以达到调时间的目的,系统通过1602液晶显示输出。系统利用QuartusII软件进行程序软件的编译、仿真、引脚设置、总线接口及配置、下载来完成整个设计。关键词:数字时钟;FPGA;VHDL语言IIDesignofDigitalClockBasedonFPGAAbstractUsingFPGAcomponenttodesigndigitalcircuitnot

5、onlymaysimplifytheclockhardwarecircuitandthedesignprocess,moreovermayreducethisdesignsystem'scostandthevolumetoenhancesystem'sreliability.FPGAcannotonlyachievethe74seriescircuitlogic,andcanbeusedashigh-performanceCPUtocontrolthetotalsystemoperation.Th

6、is design uses the EP1K10TC100-1 chip to control CPU. The overall system uses the VHDL language. The 50MHZ crystal oscillator produces the clock pulse. The VHDL language obtains a second signal and other clock signal .Design frequency divider passes t

7、hrough the counter separately to the year, the month, Japan, divides, the second control logic accumulation to form the counting module, and makes the adjustment through the independent keyboard to the counting module to achieve the goal of adjusting 

8、the time, and the system display output through 1602 liquid crystal. The system carries on the procedure software's translation, the simulation, the pin establishment, the bus interface and the disposition, downloading using the Quartus II sof

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。