vc实现pc并行端口数字信息输入

vc实现pc并行端口数字信息输入

ID:12640001

大小:112.00 KB

页数:12页

时间:2018-07-18

vc实现pc并行端口数字信息输入_第1页
vc实现pc并行端口数字信息输入_第2页
vc实现pc并行端口数字信息输入_第3页
vc实现pc并行端口数字信息输入_第4页
vc实现pc并行端口数字信息输入_第5页
资源描述:

《vc实现pc并行端口数字信息输入》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、VC实现PC并行端口数字信息输入/输出电脑知识网目录:→程序开发发布时间:2010-2-9VC实现PC并行端口数字信息输入/输出关键字:程序开发电脑知识网www.qc99.com/diannao目前,在实验室和工业应用的各种控制系统中,串口是常用的计算机与外部控制系统之间的数据传输通道。电脑知识网www.qc99.com/diannao由于串行通信方便易行,所以应用广泛。但是使用串行通信,在实时性、速度、数据量等方面受到限制。而计算机的并行端口传输数据时是一次性传送8个位(一个字节)或更多,由于传输量较大,因此数据的传输速度要比串口快,在许多必须讲究传输速度的控

2、制系统里,用PC并行端口与之连接就是一个很好的解决方案。  本文介绍PC并行端口在单片机等控制系统中作为数字I/O口的应用。在控制系统中,有许多的数字开关量、数字控制信号、数字信号等,都可以通过计算机并行端口进行采集;并将采集的数字信号经计算机处理后形成数字控制信号,再从计算机的并行端口输出进行各种自动控制。  一、PC并行端口介绍  目前,计算机中的并行接口主要作为打印机端口,接口使用的不再是36针接头而是25针D形接头。所谓“并行”,是指8位数据同时通过并行线进行传送,这样数据传送速度大大提高。  现在常见的并口有五种:SPP型、PS/2型、EPP型、ECP

3、型和多模式接口,大多数PC机配有SPP并口:  SPP标准并行口有4位、8位、半8位:4位口一次只能输入4位数据,但可以输出8位数据;8位口可以一次输入和输出8位数据;半8位也可以。  PS/2简单双向并行口:它引入双向数据端口,这种双向数据端口容许外设每次向PC机发送8位信息。PS/2型并口是指所有具有双向数据端口,但不支持后面介绍的EPP或ECP模式的并行接口。  EPP增强并行口:允许8位双向数据传送,它可以在大约1ms的时间内完成包括握手联络在内的一个字节的数据传送;而SPP或SP/2接口则需要大约4ms才能完成同样的工作。因此可以连接各种非打印机设备,

4、如扫描仪、LAN适配器、磁盘驱动器和CDROM驱动器等。  ECP口扩展并行口:是双向数据端口,并能以ISA总线速度传送数据。ECP有缓冲区,支持命令周期、数据周期和多个逻辑设备寻址,在多任务环境下可以使用DMA(直接存储器访问)。  多模式接口:许多新型接口支持多种模式,可以工作在以上提到的部分或全部模式下,用户可以使用配置选择,使用上述各种接口形式,或只使用其中一些而禁止其它。  二、PC标准配备并行口介绍  本文主要介绍计算机的标准配备并行端口即25针的母接头端口的应用,在此基础上可以运用相同的原理使用其它模式的并行端口。并行端口共有25支脚,但不是每支脚

5、均被使用到。这些脚被区分为3种主要的功能,分别是用于数据的传送、检查打印机的状态及控制打印机,其接口如下所示:  在PC机中,标准并行口使用3个8位的端口寄存器,PC就是通过对这些寄存器,也就是所说的数据、状态、控制寄存器的读写访问并口的信号的。本文中使用一些通用的叫法,8个数据位分别为D0~D7,5个状态位为S3~S7,4个控制为C0~C3。其中字母表示了端口寄存器,数字则表示该信号在寄存器中的位。  数据寄存器  数据端口或称数据寄存器(D0~D7)保存了写入数据输出端口的一字节信息。数据端口可以写入数据,也可以读出数据(即可擦写);写进去的当然是我们希望从

6、数据端口引脚输出的数据,不过读进来的也只是我们上次写进去的数据,或是原来保留在里面的数据,并不是从端口引脚输入PC的数据。数据端口引脚是PIN2~PIN9,其定义如下:数据寄存器(即数据输出端口)可擦写、基地址bit引脚:D-sub信号名信号源是否在连接器处倒相0Pin2D0PC否1Pin3D1PC否2Pin4D2PC否3Pin5D3PC否4Pin6D4PC否5Pin7D5PC否6Pin8D6PC否7Pin9D7PC否  如果我们把这8支脚当成一般的数字输出的脚位看待,上述8支脚就相当于是8个数字输出的位置一般,我们就可以把它们当成是8个可以自由控制的输出点。当

7、我们通过数据端口传送数据时,就是改变这8支脚的电平状态;而接受方也按照相同的编码原则解释,就可以获得传送的数据。  状态寄存器  状态端口或称状态寄存器保存的是5个输入(S3~S7)的逻辑状态。S0~S2位不出现在并口连接器中。除了S0以外,状态寄存器是只读的,读出数据信息是状态端口引脚上的逻辑状态。S0是支持EPP传输并口的超时标志信息,可以用软件方法清零。在许多并口中,状态输入接有上拉电阻。状态端口引脚是Pin10~Pin13、Pin15,其定义如下:状态寄存器(即状态输入端口)基地址+1bit引脚:D-sub信号名信号源是否在连接器处倒相0 Time-Ou

8、t  1 未使用  2 

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。